JPH04223609A - Shunt control circuit - Google Patents
Shunt control circuitInfo
- Publication number
- JPH04223609A JPH04223609A JP2413777A JP41377790A JPH04223609A JP H04223609 A JPH04223609 A JP H04223609A JP 2413777 A JP2413777 A JP 2413777A JP 41377790 A JP41377790 A JP 41377790A JP H04223609 A JPH04223609 A JP H04223609A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- shunt
- transistors
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、分流器制御回路に関す
る。そして、この発明は、特に分流器の分流比が温度変
動によらず常に一定となるように、分流器を制御する分
流器制御回路を提供することを目的としている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to shunt control circuits. In particular, it is an object of the present invention to provide a shunt control circuit that controls a shunt so that the shunt ratio is always constant regardless of temperature fluctuations.
【0002】0002
【従来の技術】図3に一般的な分流器を示す。図示の分
流器の回路構成は、第1のnpn トランジスタQ1と
第2のnpn トランジスタQ2とのそれぞれのエミッ
タが接続され、この接続点に、信号電流源13が接続さ
れた構成である。この分流器において、信号電流源13
から供給される入力信号電流Io は、トランジスタQ
1,Q2で構成される差動対のベース間電圧△Vに応じ
て、トランジスタQ1,Q2のそれぞれのコレクタ電流
Ic1,Ic2に分流される。そして、トランジスタQ
1,Q2のベース間電圧△Vを、外部より制御すること
により、コレクタ電流Ic1,Ic2の分流比を変える
ことができる。このとき、各コレクタ電流Ic1,Ic
2は、次式(1)で示される。2. Description of the Related Art FIG. 3 shows a general flow divider. The circuit configuration of the illustrated shunt is such that the respective emitters of the first npn transistor Q1 and the second npn transistor Q2 are connected, and the signal current source 13 is connected to this connection point. In this shunt, the signal current source 13
The input signal current Io supplied from the transistor Q
The collector currents Ic1 and Ic2 of the transistors Q1 and Q2 are divided in accordance with the voltage ΔV between the bases of the differential pair formed by the transistors Q1 and Q2. And transistor Q
By controlling the base-to-base voltage ΔV of Q1 and Q2 from the outside, the shunt ratio of the collector currents Ic1 and Ic2 can be changed. At this time, each collector current Ic1, Ic
2 is expressed by the following equation (1).
【0003】0003
【数1】[Math 1]
【0004】分流比nをn=Ic1/Io と定義する
と、分流比nは、[0004] If the division ratio n is defined as n=Ic1/Io, then the division ratio n is
【0005】[0005]
【数2】[Math 2]
【0006】と表せる。この式(2)からもわかるよう
に、ベース間電圧(制御電圧)△Vにより、分流比nを
制御できる。制御電圧△Vの印加は、図4に示すように
、外部電圧を抵抗R1,R2により分圧して印加するの
が一般的である。次に、分流比nの温度特性を考えてみ
る。式(2)を温度Tで微分すると、温度特性が求めら
れる。It can be expressed as [0006]. As can be seen from this equation (2), the current division ratio n can be controlled by the base-to-base voltage (control voltage) ΔV. As shown in FIG. 4, the control voltage ΔV is generally applied by dividing an external voltage using resistors R1 and R2. Next, consider the temperature characteristics of the split flow ratio n. By differentiating equation (2) with respect to temperature T, temperature characteristics can be obtained.
【0007】[0007]
【数3】[Math 3]
【0008】式(3)より、n=0.5(即ち、△V=
0の平衡状態のとき)の場合のみ、温度特性(1/n)
dn/d Tがゼロとなる。n=0.5以外では、分流
比nは温度特性を有することになる。From equation (3), n=0.5 (that is, △V=
Temperature characteristics (1/n) only when the equilibrium state is 0)
dn/d T becomes zero. When n is other than 0.5, the division ratio n has temperature characteristics.
【0009】図5に分流器を利得制御回路に応用した例
を示す。この例では、トランジスタQ3、抵抗R3、電
圧源Vinにより、信号電流源が構成されている。図示
の利得制御回路は、制御電圧△Vにより、利得Vout
/Vinを制御する。この回路においても、上記した
分流器の温度特性により、制御電圧△Vで一度設定した
利得が、制御電圧△Vを変化させなくても、温度変化に
よって変動するという欠点があった。上記した分流器の
△V対nの制御特性(分流比の制御特性)は、式(2)
で示したように、expの項が支配的であるため、非直
線な特性である。この制御特性を直線性に優れたものに
改善した従来の分流器制御回路を図6に示す。同図に示
す、トランジスタQ1,Q2で構成される分流器の分流
比n=Ic1/Io は、FIG. 5 shows an example in which a current shunt is applied to a gain control circuit. In this example, a signal current source is configured by the transistor Q3, the resistor R3, and the voltage source Vin. The illustrated gain control circuit has a gain Vout by a control voltage ΔV.
/Vin control. This circuit also has the disadvantage that, due to the above-mentioned temperature characteristics of the shunt, the gain once set by the control voltage ΔV fluctuates due to temperature changes even without changing the control voltage ΔV. The control characteristic of △V vs. n (control characteristic of the shunt ratio) of the above-mentioned shunt is expressed by the formula (2)
As shown in , since the term exp is dominant, the characteristic is non-linear. FIG. 6 shows a conventional shunt control circuit in which this control characteristic has been improved to have excellent linearity. The shunt ratio n=Ic1/Io of the shunt composed of transistors Q1 and Q2 shown in the figure is:
【0010】0010
【数4】[Math 4]
【0011】となる。ここで、npn トランジスタQ
4,Q5、抵抗R6,R7、電流源15(電流値I1
)で構成される差動対回路の分流比をn1 =Ic4/
I1 とすると、式(4)は、(I1 =Ic4+Ic
5より)[0011] Here, npn transistor Q
4, Q5, resistors R6, R7, current source 15 (current value I1
) is the shunt ratio of the differential pair circuit consisting of n1 = Ic4/
I1, equation (4) becomes (I1 = Ic4+Ic
5)
【0012】0012
【数5】[Math 5]
【0013】となる。一方、前記差動対回路のベース間
電圧(制御電圧)△Vと分流比n1 との関係は、R6
=R7とすると、[0013] On the other hand, the relationship between the base-to-base voltage (control voltage) ΔV of the differential pair circuit and the shunt ratio n1 is R6
=R7, then
【0014】[0014]
【数6】[Math 6]
【0015】で表される。従って、式(5)、式(6)
より、制御電圧△Vと分流比nとの関係式は、次式(7
)で示される。It is expressed as follows. Therefore, equation (5), equation (6)
Therefore, the relational expression between the control voltage △V and the shunt ratio n is given by the following expression (7
).
【0016】[0016]
【数7】[Math 7]
【0017】式(7)から明らかなように、図6に示し
た分流器制御回路を備えた分流器の制御特性は、抵抗R
6の項があるため、図4に示した分流器よりも直線性が
優れており、抵抗R6が大きいほど、その直線性はよく
なる。次に、図6の分流器の温度特性(1/n)dn/
d Tを求めると、As is clear from equation (7), the control characteristics of the shunt equipped with the shunt control circuit shown in FIG.
6, the current shunt has better linearity than the shunt shown in FIG. 4, and the larger the resistance R6, the better the linearity. Next, the temperature characteristics (1/n) dn/ of the flow divider in FIG.
When finding dT,
【0018】[0018]
【数8】[Math. 8]
【0019】となる。但し、制御電圧△Vの温度特性は
ゼロとする。ここで、電流源15に抵抗の温度特性を持
たせると、式(8)の第2項はゼロとなり、温度特性(
1/n)dn/d Tは次式(9)のようになる。[0019] However, the temperature characteristic of the control voltage ΔV is assumed to be zero. Here, if the current source 15 is given a temperature characteristic of resistance, the second term of equation (8) becomes zero, and the temperature characteristic (
1/n)dn/dT is expressed as the following equation (9).
【0020】[0020]
【数9】[Math. 9]
【0021】式(8)、式(9)から明らかなように、
この分流器も、分流比n=0.5(即ち、△V=0の平
衡状態のとき)の場合のみ、温度特性(1/n)dn/
d Tがゼロとなる。しかし、n=0.5以外では、(
1/n)dn/d Tがゼロとならず、分流比nは温度
特性を有することになる。よって、図6に示す分流器制
御回路では、分流器の分流比を、温度変化にかかわらず
一定に保つことができなかった。As is clear from equations (8) and (9),
This shunt also has a temperature characteristic (1/n) dn/only when the shunt ratio n=0.5 (that is, in the equilibrium state of ΔV=0)
d T becomes zero. However, other than n=0.5, (
1/n) dn/d T does not become zero, and the division ratio n has temperature characteristics. Therefore, in the shunt control circuit shown in FIG. 6, the shunt ratio of the shunt cannot be kept constant regardless of temperature changes.
【0022】[0022]
【発明が解決しようとする課題】この発明が解決しよう
とする課題は、制御電圧△Vにより一度設定した分流器
の分流比を、温度変化にかかわらず一定に保つことので
きる分流器制御回路とするには、どのような手段を講じ
ればよいかという点にある。[Problems to be Solved by the Invention] The problem to be solved by the present invention is to provide a shunt control circuit that can maintain the shunt flow ratio, once set by the control voltage △V, constant regardless of temperature changes. The question is what measures should be taken to achieve this.
【0023】[0023]
【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、第1のトランジスタと第2のトラ
ンジスタとのそれぞれのエミッタが接続され、この接続
点に信号電流が入力され、前記第1及び第2のトランジ
スタのそれぞれのベースに印加される電圧が変化するこ
とにより、前記第1及び第2のトランジスタのそれぞれ
のコレクタ電流を可変とする分流器を制御する分流器制
御回路であって、第1の外部制御電圧入力端子にベース
が接続された第3のトランジスタにより構成される第1
のエミッタフォロア回路と、第2の外部制御電圧入力端
子にベースが接続された第4のトランジスタにより構成
される第2のエミッタフォロア回路と、第5のトランジ
スタのエミッタと第1の抵抗の一端とが接続され、前記
第1の抵抗の他端と第2の抵抗の一端とが接続され、前
記第2の抵抗の他端と第6のトランジスタのエミッタと
が接続され、前記第1の抵抗と前記第2の抵抗との接続
点に電流源が接続されて構成される差動対回路と、前記
第3のトランジスタのエミッタと、前記第5のトランジ
スタのベースとを接続する手段と、前記第4のトランジ
スタのエミッタと、前記第6のトランジスタのベースと
を接続する手段と、ベースが電圧源に接続され、エミッ
タが前記第1のトランジスタのベース及び前記第5のト
ランジスタのコレクタに接続された第7のトランジスタ
と、ベースが前記電圧源に接続され、エミッタが前記第
2のトランジスタのベース及び前記第6のトランジスタ
のコレクタに接続された第8のトランジスタと、前記第
7のトランジスタのコレクタ電流を前記第1のエミッタ
フォロア回路に電流源として供給する第1のカレントミ
ラー回路と、前記第8のトランジスタのコレクタ電流を
前記第2のエミッタフォロア回路に電流源として供給す
る第2のカレントミラー回路とを設け、前記第1、第2
、第5、第6、第7、第8の各トランジスタは、同極性
のトランジスタであり、前記第3と第4のトランジスタ
は、前記第1のトランジスタとは逆特性のトランジスタ
であり、前記第1の抵抗と前記第2の抵抗との接続点に
接続された前記電流源は、抵抗分と逆の温度特性を有す
ることを特徴とする分流器制御回路を提供するものであ
る。[Means for Solving the Problems] Therefore, in order to solve the above problems, the present invention provides that the respective emitters of a first transistor and a second transistor are connected, a signal current is input to this connection point, A shunt control circuit that controls a shunt that varies the collector currents of the first and second transistors by changing the voltage applied to the bases of the first and second transistors. a first transistor comprising a third transistor whose base is connected to the first external control voltage input terminal;
a second emitter follower circuit composed of a fourth transistor whose base is connected to the second external control voltage input terminal; an emitter of the fifth transistor and one end of the first resistor; are connected, the other end of the first resistor and one end of the second resistor are connected, the other end of the second resistor and the emitter of the sixth transistor are connected, and the first resistor and a differential pair circuit configured with a current source connected to a connection point with the second resistor; means for connecting the emitter of the third transistor and the base of the fifth transistor; means for connecting the emitter of the fourth transistor and the base of the sixth transistor, the base being connected to a voltage source and the emitter being connected to the base of the first transistor and the collector of the fifth transistor; a seventh transistor; an eighth transistor having a base connected to the voltage source and an emitter connected to the base of the second transistor and the collector of the sixth transistor; and a collector current of the seventh transistor. a first current mirror circuit that supplies the collector current of the eighth transistor to the first emitter follower circuit as a current source; and a second current mirror circuit that supplies the collector current of the eighth transistor to the second emitter follower circuit as a current source. and the first and second
, the fifth, sixth, seventh, and eighth transistors have the same polarity, the third and fourth transistors have opposite characteristics to the first transistor, and the third and fourth transistors have opposite characteristics to the first transistor, and The present invention provides a shunt control circuit characterized in that the current source connected to the connection point between the first resistor and the second resistor has a temperature characteristic opposite to that of the resistance.
【0024】[0024]
【実施例】図1に本発明の一実施例を示す。従来例と同
一の部分には、同一の符号を付し、その部分の具体的説
明は省略する。図1に示す分流器制御回路の特徴は、ま
ず、npn トランジスタQ4,Q5、抵抗R6,R7
、電流源14(電流値I1 )で構成される差動対回路
に、トランジスタQ4,Q5とは逆極性のpnp トラ
ンジスタQ12,Q13により構成される第1、第2の
エミッタフォロワ回路を介して、制御電圧△Vを供給す
る。また、トランジスタQ4のコレクタ電流Ic4を、
pnp トランジスタQ8,Q9、抵抗R8,R9で構
成される第1のカレントミラー回路を介してトランジス
タQ12に電流源として供給する。さらに、トランジス
タQ5のコレクタ電流Ic5を、pnp トランジスタ
Q10,Q11、抵抗R10,R11で構成される第2
のカレントミラー回路を介してトランジスタQ13に電
流源として供給することである。Embodiment FIG. 1 shows an embodiment of the present invention. The same parts as in the conventional example are given the same reference numerals, and detailed explanations of those parts will be omitted. The characteristics of the shunt control circuit shown in FIG.
, to a differential pair circuit composed of a current source 14 (current value I1), through first and second emitter follower circuits composed of pnp transistors Q12 and Q13 having opposite polarity to transistors Q4 and Q5, Supply control voltage △V. In addition, the collector current Ic4 of the transistor Q4 is
It is supplied as a current source to the transistor Q12 via a first current mirror circuit composed of pnp transistors Q8 and Q9 and resistors R8 and R9. Furthermore, the collector current Ic5 of the transistor Q5 is changed to a second
This is to supply the current to the transistor Q13 as a current source through the current mirror circuit.
【0025】次に、この分流器制御回路の回路構成を詳
しく説明する。第1のエミッタフォロア回路は、第1の
外部制御電圧入力端子11にベースが接続された第3の
トランジスタQ12により構成されている。第2のエミ
ッタフォロア回路は、第2の外部制御電圧入力端子12
にベースが接続された第4のトランジスタQ13により
構成されている。外部制御電圧入力端子11,12間に
、制御電圧△Vが印加される。差動対回路は、第5のト
ランジスタQ4のエミッタと第1の抵抗R7の一端とが
接続され、抵抗R7の他端と第2の抵抗R6の一端とが
接続されている。さらに、抵抗R6の他端と第6のトラ
ンジスタQ5のエミッタとが接続され、抵抗R7と抵抗
R6との接続点に、電流源14(電流値I1 )が接続
されている。このようにして、差動対回路は構成されて
いる。Next, the circuit configuration of this shunt control circuit will be explained in detail. The first emitter follower circuit is composed of a third transistor Q12 whose base is connected to the first external control voltage input terminal 11. The second emitter follower circuit has a second external control voltage input terminal 12.
The fourth transistor Q13 has a base connected to the fourth transistor Q13. A control voltage ΔV is applied between external control voltage input terminals 11 and 12. In the differential pair circuit, the emitter of the fifth transistor Q4 is connected to one end of the first resistor R7, and the other end of the resistor R7 is connected to one end of the second resistor R6. Further, the other end of the resistor R6 is connected to the emitter of the sixth transistor Q5, and a current source 14 (current value I1) is connected to the connection point between the resistors R7 and R6. In this way, the differential pair circuit is configured.
【0026】前記第3のトランジスタQ12のエミッタ
と、前記第5のトランジスタQ4のベースとが接続され
ている。また、前記第4のトランジスタQ13のエミッ
タと、前記第6のトランジスタQ5のベースとが接続さ
れている。第7のトランジスタQ6は、ベースが電圧源
V1に接続され、エミッタが分流器内の第1のトランジ
スタQ1のベース、及び前記第5のトランジスタQ4の
コレクタに接続されている。第8のトランジスタQ7は
、ベースが前記電圧源V1に接続され、エミッタが分流
器内の第2のトランジスタQ2のベース、及び前記第6
のトランジスタQ5のコレクタに接続されていてる。The emitter of the third transistor Q12 and the base of the fifth transistor Q4 are connected. Further, the emitter of the fourth transistor Q13 and the base of the sixth transistor Q5 are connected. The seventh transistor Q6 has a base connected to the voltage source V1 and an emitter connected to the base of the first transistor Q1 in the shunt and the collector of the fifth transistor Q4. The eighth transistor Q7 has a base connected to the voltage source V1 and an emitter connected to the base of the second transistor Q2 in the shunt and the sixth transistor Q7.
It is connected to the collector of transistor Q5.
【0027】第1のカレントミラー回路は、トランジス
タQ8,Q9、抵抗R8,R9で構成されている。トラ
ンジスタQ9のコレクタは、前記第7のトランジスタQ
6のコレクタに接続され、トランジスタQ8のコレクタ
は、前記第3のトランジスタQ12のエミッタに接続さ
れている。この接続により、第1のカレントミラー回路
は、前記第7のトランジスタQ6のコレクタ電流(即ち
、前記第5のトランジスタQ4のコレクタ電流Ic4)
を、前記第1のエミッタフォロア回路に電流源として供
給している。第2のカレントミラー回路は、トランジス
タQ10,Q11、抵抗R10,R11で構成されてい
る。トランジスタQ10のコレクタは、前記第8のトラ
ンジスタQ7のコレクタに接続され、トランジスタQ1
1のコレクタは、前記第4のトランジスタQ13のエミ
ッタに接続されている。この接続により、第2のカレン
トミラー回路は、前記第8のトランジスタQ7のコレク
タ電流(即ち、前記第6のトランジスタQ5のコレクタ
電流Ic5)を、前記第2のエミッタフォロア回路に電
流源として供給している。The first current mirror circuit is composed of transistors Q8 and Q9 and resistors R8 and R9. The collector of the transistor Q9 is connected to the seventh transistor Q.
The collector of the transistor Q8 is connected to the emitter of the third transistor Q12. With this connection, the first current mirror circuit can control the collector current of the seventh transistor Q6 (i.e., the collector current Ic4 of the fifth transistor Q4).
is supplied to the first emitter follower circuit as a current source. The second current mirror circuit is composed of transistors Q10 and Q11 and resistors R10 and R11. The collector of the transistor Q10 is connected to the collector of the eighth transistor Q7, and the collector of the transistor Q10 is connected to the collector of the eighth transistor Q7.
The collector of transistor Q1 is connected to the emitter of the fourth transistor Q13. With this connection, the second current mirror circuit supplies the collector current of the eighth transistor Q7 (that is, the collector current Ic5 of the sixth transistor Q5) to the second emitter follower circuit as a current source. ing.
【0028】前記第1、第2、第5、第6、第7、第8
の各トランジスタQ1,Q2,Q4,Q5,Q6,Q7
は、同極性のnpn トランジスタであり、前記第3と
第4のトランジスタQ12,Q13は、前記第1のトラ
ンジスタQ1とは逆特性のpnp トランジスタである
。また、前記第1の抵抗R7と前記第2の抵抗R6との
接続点に接続された前記電流源14は、抵抗分と逆の温
度特性を有している。上記のように分流器制御回路を構
成したことにより、トランジスタQ4,Q5の各コレク
タ電流Ic4,Ic5は、次式(10)より求められる
。[0028] The first, second, fifth, sixth, seventh, and eighth
Each transistor Q1, Q2, Q4, Q5, Q6, Q7
are npn transistors with the same polarity, and the third and fourth transistors Q12 and Q13 are pnp transistors with opposite characteristics to those of the first transistor Q1. Further, the current source 14 connected to the connection point between the first resistor R7 and the second resistor R6 has a temperature characteristic opposite to that of the resistance. By configuring the shunt control circuit as described above, collector currents Ic4 and Ic5 of transistors Q4 and Q5 can be obtained from the following equation (10).
【0029】[0029]
【数10】[Math. 10]
【0030】式(10)より、From formula (10),
【0031】[0031]
【数11】[Math. 11]
【0032】となる。式(11)に、式(5)を代入す
ると、次式(12)となる。[0032] Substituting equation (5) into equation (11) yields equation (12) below.
【0033】[0033]
【数12】[Math. 12]
【0034】従って、式(12)を温度で微分すること
により、この分流器制御回路で制御される分流器の温度
特性を求めることができる。温度特性を次式(13)に
示す。Therefore, by differentiating equation (12) with respect to temperature, the temperature characteristics of the shunt controlled by this shunt control circuit can be determined. The temperature characteristics are shown in the following equation (13).
【0035】[0035]
【数13】[Math. 13]
【0036】但し、制御電圧△Vの温度特性をゼロとし
ている。よって、式(13)より、電流源14に、抵抗
と逆の温度特性を有するものを用いれば、温度特性(1
/n)dn/d Tをゼロにできる。図2に、抵抗の温
度特性を有する電流源14の一例を示す。この電流源1
4は、npn トランジスタQ20,Q22,Q23、
pnp トランジスタQ21、及び抵抗R20〜R25
により構成され、トランジスタQ23のコレクタが出力
端となっている。電流源14の出力電流I1 は、次式
(14)より求められる。(但し、R24=R25とす
る。)However, the temperature characteristic of the control voltage ΔV is assumed to be zero. Therefore, from equation (13), if a current source 14 having temperature characteristics opposite to that of the resistance is used, the temperature characteristics (1
/n) dn/d T can be made zero. FIG. 2 shows an example of the current source 14 having temperature characteristics of resistance. This current source 1
4 are npn transistors Q20, Q22, Q23,
pnp transistor Q21 and resistors R20 to R25
The collector of the transistor Q23 serves as the output terminal. The output current I1 of the current source 14 is obtained from the following equation (14). (However, R24=R25.)
【0037】[0037]
【数14】[Math. 14]
【0038】従って、電流源14の温度特性(1/ I
1)d I1/d Tは、Therefore, the temperature characteristics of the current source 14 (1/I
1) dI1/dT is
【0039】[0039]
【数15】[Math. 15]
【0040】となり、この式(15)を式(13)に代
入すると、(1/n)dn/d T=0となり、この分
流器制御回路は分流器の温度特性をゼロにできる。##EQU1## Substituting this equation (15) into equation (13) results in (1/n)dn/d T=0, and this shunt control circuit can make the temperature characteristics of the shunt to zero.
【0041】[0041]
【発明の効果】以上の通り、本発明の分流器制御回路は
、分流器の温度特性をゼロとするように分流器を制御で
る。従って、この分流器制御回路に制御される分流器は
、制御電圧△Vにより一度設定した分流比を、温度変化
にかかわらず一定に保つことができる。As described above, the shunt control circuit of the present invention can control the shunt so that the temperature characteristics of the shunt are zero. Therefore, the shunt controlled by this shunt control circuit can maintain the shunt ratio, once set by the control voltage ΔV, constant regardless of temperature changes.
【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】実施例に使用される電流源の一例を示す図であ
る。FIG. 2 is a diagram showing an example of a current source used in the example.
【図3】従来の一般的な分流器を示す図である。FIG. 3 is a diagram showing a conventional general flow divider.
【図4】従来の一般的な分流器を示す図である。FIG. 4 is a diagram showing a conventional general flow divider.
【図5】分流器を利用した従来の利得制御回路を示す図
である。FIG. 5 is a diagram showing a conventional gain control circuit using a shunt.
【図6】従来の分流器制御回路を示す図である。FIG. 6 is a diagram showing a conventional shunt control circuit.
11 第1の外部制御電圧入力端子 12 第2の外部制御電圧入力端子 13 信号電流源 14 電流源 Q1 第1のトランジスタ Q2 第2のトランジスタ Q4 第5のトランジスタ Q5 第6のトランジスタ Q6 第7のトランジスタ Q7 第8のトランジスタ Q12 第3のトランジスタ Q13 第4のトランジスタ R6 第2の抵抗 R7 第1の抵抗 11 First external control voltage input terminal 12 Second external control voltage input terminal 13 Signal current source 14 Current source Q1 First transistor Q2 Second transistor Q4 Fifth transistor Q5 6th transistor Q6 Seventh transistor Q7 Eighth transistor Q12 Third transistor Q13 Fourth transistor R6 Second resistor R7 First resistance
Claims (1)
とのそれぞれのエミッタが接続され、この接続点に信号
電流が入力され、前記第1及び第2のトランジスタのそ
れぞれのベースに印加される電圧が変化することにより
、前記第1及び第2のトランジスタのそれぞれのコレク
タ電流を可変とする分流器を制御する分流器制御回路で
あって、第1の外部制御電圧入力端子にベースが接続さ
れた第3のトランジスタにより構成される第1のエミッ
タフォロア回路と、第2の外部制御電圧入力端子にベー
スが接続された第4のトランジスタにより構成される第
2のエミッタフォロア回路と、第5のトランジスタのエ
ミッタと第1の抵抗の一端とが接続され、前記第1の抵
抗の他端と第2の抵抗の一端とが接続され、前記第2の
抵抗の他端と第6のトランジスタのエミッタとが接続さ
れ、前記第1の抵抗と前記第2の抵抗との接続点に電流
源が接続されて構成される差動対回路と、前記第3のト
ランジスタのエミッタと、前記第5のトランジスタのベ
ースとを接続する手段と、前記第4のトランジスタのエ
ミッタと、前記第6のトランジスタのベースとを接続す
る手段と、ベースが電圧源に接続され、エミッタが前記
第1のトランジスタのベース及び前記第5のトランジス
タのコレクタに接続された第7のトランジスタと、ベー
スが前記電圧源に接続され、エミッタが前記第2のトラ
ンジスタのベース及び前記第6のトランジスタのコレク
タに接続された第8のトランジスタと、前記第7のトラ
ンジスタのコレクタ電流を前記第1のエミッタフォロア
回路に電流源として供給する第1のカレントミラー回路
と、前記第8のトランジスタのコレクタ電流を前記第2
のエミッタフォロア回路に電流源として供給する第2の
カレントミラー回路とを設け、前記第1、第2、第5、
第6、第7、第8の各トランジスタは、同極性のトラン
ジスタであり、前記第3と第4のトランジスタは、前記
第1のトランジスタとは逆特性のトランジスタであり、
前記第1の抵抗と前記第2の抵抗との接続点に接続され
た前記電流源は、抵抗分と逆の温度特性を有することを
特徴とする分流器制御回路。1. Emitters of each of a first transistor and a second transistor are connected, a signal current is input to this connection point, and a voltage is applied to each base of the first and second transistors. A shunt control circuit that controls a shunt that varies the collector current of each of the first and second transistors by changing the voltage, the base of which is connected to a first external control voltage input terminal. a first emitter follower circuit constituted by a third transistor; a second emitter follower circuit constituted by a fourth transistor whose base is connected to the second external control voltage input terminal; and a fifth transistor. The emitter of the first resistor is connected to one end of the first resistor, the other end of the first resistor is connected to one end of the second resistor, and the other end of the second resistor is connected to the emitter of the sixth transistor. are connected to each other, and a current source is connected to a connection point between the first resistor and the second resistor, the emitter of the third transistor, and the fifth transistor. means for connecting the emitter of the fourth transistor and the base of the sixth transistor; the base is connected to a voltage source; the emitter is connected to the base of the first transistor and the base of the sixth transistor; a seventh transistor connected to the collector of the fifth transistor; and an eighth transistor having a base connected to the voltage source and an emitter connected to the base of the second transistor and the collector of the sixth transistor. a first current mirror circuit that supplies the collector current of the seventh transistor to the first emitter follower circuit as a current source; and a first current mirror circuit that supplies the collector current of the seventh transistor to the second emitter follower circuit;
a second current mirror circuit that supplies the emitter follower circuit as a current source to the emitter follower circuit of the first, second, fifth, and
The sixth, seventh, and eighth transistors are transistors of the same polarity, and the third and fourth transistors are transistors with opposite characteristics to those of the first transistor,
A shunt control circuit, wherein the current source connected to a connection point between the first resistor and the second resistor has a temperature characteristic opposite to that of the resistance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2413777A JPH04223609A (en) | 1990-12-25 | 1990-12-25 | Shunt control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2413777A JPH04223609A (en) | 1990-12-25 | 1990-12-25 | Shunt control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04223609A true JPH04223609A (en) | 1992-08-13 |
Family
ID=18522347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2413777A Pending JPH04223609A (en) | 1990-12-25 | 1990-12-25 | Shunt control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04223609A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57206113A (en) * | 1981-06-12 | 1982-12-17 | Nec Corp | Amplifier for limiter |
JPS5760413B2 (en) * | 1974-02-05 | 1982-12-20 | Deito Imetaru Sa | |
JPS6461107A (en) * | 1987-08-31 | 1989-03-08 | Mitsubishi Electric Corp | Differential amplifier |
-
1990
- 1990-12-25 JP JP2413777A patent/JPH04223609A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760413B2 (en) * | 1974-02-05 | 1982-12-20 | Deito Imetaru Sa | |
JPS57206113A (en) * | 1981-06-12 | 1982-12-17 | Nec Corp | Amplifier for limiter |
JPS6461107A (en) * | 1987-08-31 | 1989-03-08 | Mitsubishi Electric Corp | Differential amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
US3758885A (en) | Gyrator comprising voltage-controlled differential current sources | |
US4506208A (en) | Reference voltage producing circuit | |
US4516081A (en) | Voltage controlled variable gain circuit | |
US4667118A (en) | Monostable multivibrator | |
US4475087A (en) | Voltage follower circuit | |
JPH0247883B2 (en) | ||
JPH04223609A (en) | Shunt control circuit | |
US5402061A (en) | Temperature independent current source | |
JPH0479171B2 (en) | ||
JP2870323B2 (en) | Window comparator | |
JP2563380B2 (en) | Comparison circuit | |
JPH0474009A (en) | Differential amplifier | |
JP2861868B2 (en) | Comparator with hysteresis | |
JPS6346845B2 (en) | ||
JPS60160708A (en) | Current source circuit | |
JP3406468B2 (en) | Constant voltage generator | |
JPH0682309B2 (en) | Reference voltage generation circuit | |
JP2656273B2 (en) | Adjustment circuit for AGC detector | |
JPH0720031B2 (en) | Semiconductor integrated circuit | |
JPH04245313A (en) | Constatn voltage cirucit | |
JP3290264B2 (en) | Gamma correction circuit | |
SU1188720A1 (en) | Bipolar d.c.voltage stabilizer | |
JPH06260925A (en) | Level shift circuit | |
JPH0514075A (en) | Differential amplifier circuit |