[go: up one dir, main page]

JPH04221888A - セラミック配線基板とその製造方法 - Google Patents

セラミック配線基板とその製造方法

Info

Publication number
JPH04221888A
JPH04221888A JP2404856A JP40485690A JPH04221888A JP H04221888 A JPH04221888 A JP H04221888A JP 2404856 A JP2404856 A JP 2404856A JP 40485690 A JP40485690 A JP 40485690A JP H04221888 A JPH04221888 A JP H04221888A
Authority
JP
Japan
Prior art keywords
copper
ceramic
oxide
solid solution
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2404856A
Other languages
English (en)
Inventor
Yoichiro Yokoya
横谷　洋一郎
Hamae Ando
安藤　浜江
Koichi Kugimiya
公一 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2404856A priority Critical patent/JPH04221888A/ja
Priority to EP91121982A priority patent/EP0492518B1/en
Priority to DE69125121T priority patent/DE69125121T2/de
Publication of JPH04221888A publication Critical patent/JPH04221888A/ja
Priority to US08/263,157 priority patent/US5512353A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は銅もしくは銅を主成分と
する合金を導体金属として用いたセラミック配線基板と
その製造方法に関し、特にセラミック部もしくは絶縁体
部に特殊な組成を用いたものに関する。
【０００２】
【従来の技術】近年回路素子や半導体素子の高集積化、
回路基板の高信頼性化に対する要求から、セラミック配
線基板に対する要求は大きくなりつつある。
【０００３】セラミック配線基板には未焼成のセラミッ
クグリーンシートと電極部とを積層して同時に焼成する
多層配線基板や、焼成後のセラミック基板上に導体部を
構成し、重なりあう部分の間に絶縁体層を構成する厚膜
配線基板などがあり、前者はおもにＬＳＩチップなどを
搭載するための回路基板など高集積度の要求される場合
に、後者はおもに抵抗やキャパシタなどの機能性素子を
さらに基板上に形成したハイブリッドＩＣなどに用いら
れている。
【０００４】従来これに用いるセラミック材料としては
アルミナ系、ガラスセラミック系などが用いられており
、特に本発明に類似の既往の技術としては、アルミナに
酸化銅を添加したものとして例えば特公昭５１−１１７
９５、特公昭５１−１１７９３、特公昭５１−２６６４
０などが挙げられる。
【０００５】また電極材料としては、多層配線基板では
タングステン、モリブデンなど、厚膜配線基板としては
金、銀系材料が用いられてきた。しかしタングステン、
モリブデンなどは電気抵抗が大きく配線を細線化した場
合問題となっており、金は高価、銀はマイグレーション
の問題があった。
【０００６】これに対し安価で低抵抗である銅を導体部
に用いたものが提案されている。しかし銅などの卑金属
を電極金属に用いセラミック部と同時焼成する場合、電
極金属が酸化しない低い酸素分圧雰囲気で、水蒸気など
を加えバインダを焼却飛散させ、その後低酸素分圧雰囲
気で焼成するプロセスがとられていたが、バインダの焼
却飛散が不十分になりやすくカーボンの残留などによる
問題が発生していた。これに対し例えば特開昭６１ー２
６２９３に記載されているように、酸化銅で導体部パタ
ーンを形成しておき、空気中でバインダを焼却飛散させ
たのち低温で導体部のみを還元して金属化し、その後中
性雰囲気で焼成するプロセスなども考案されている。
【０００７】
【発明が解決しようとする課題】従来の銅もしくは銅を
主成分とする合金を導体部に用いたセラミック配線基板
では、バインダの焼却飛散不十分を防止するため、酸化
銅で導体部パターンを形成しておき、空気中でバインダ
を焼却飛散させたのち低温で導体部のみを還元して金属
化し、その後中性雰囲気で焼成するプロセスをとった場
合、焼成中に導体部にどうしても銅酸化物が発生し、セ
ラミック基板部、絶縁層部へ部分的拡散し、その部分と
他の部分との焼結状態の相違により欠陥が発生する問題
点があった。
【０００８】本発明ではこの原因による欠陥を防止し、
高信頼性のセラミック配線基板を提供することを目的と
している。
【０００９】
【課題を解決するための手段】この目的を解決するため
本発明では、セラミック基板部又は絶縁層部全体に、銅
と銅以外の１成分以上からなる複合酸化物もしくは酸化
物固溶体として含有する構成をとるセラミック配線基板
であり、製造方法としては、セラミック基板部又は絶縁
層部の出発原料として、予め銅酸化物と銅以外の成分と
を反応させ、銅と銅以外の１成分以上からなる複合酸化
物もしくは酸化物固溶体としたものを用いる工程を含む
。
【００１０】
【作用】銅もしくは銅を主成分とする合金を導体部に用
いたセラミック配線基板において、セラミック部又は絶
縁層部に銅成分を含みさらにその銅成分が金属もしくは
銅単独の酸化物としては存在せず銅と他の１成分以上か
らなる複合酸化物もしくは酸化物固溶体の何れかを含む
構成をとることにより、導体部からの銅酸化物の拡散速
度が小さくなり、また例え拡散が発生しても全体にある
程度の銅酸化物成分が含まれているため、銅酸化物が拡
散した部分と拡散していない部分との焼結状態に大きな
相違が発生せず欠陥が発生しにくい。
【００１１】また、このような構成は、セラミック基板
部又は絶縁層部の出発原料として予め銅酸化物と銅以外
の成分とを反応させ、銅と他の１成分以上からなる複合
酸化物もしくは酸化物固溶体の何れかを用いる工程をと
ることにより、達成できる。
【００１２】さらに、この工程を含む製造方法によると
、導体部を低温で還元するとき選択的に導体部の銅酸化
物のみを還元することが可能になる。これは複合酸化物
となっているセラミック基板部又は絶縁層部の銅酸化物
成分が、銅酸化物単体で構成された導体部の部分に比べ
還元しにくく還元が遅れるため、適当な処理時間で導体
部のみを還元、金属化することができることによる。
【００１３】またこれによってセラミック部又は絶縁層
部が、絶縁性を低下させないで特性を保たれる。
【００１４】さらに、本発明のセラミック配線基板は、
導体部からの銅酸化物の拡散速度を抑制し、また例え拡
散が発生しても銅酸化物が拡散した部分と拡散していな
い部分との焼結状態に大きな相違が発生せず欠陥が発生
しにくいため、銅もしくは銅を主成分とする合金を導体
部に用いたセラミック配線基板の信頼性を改善する。
【００１５】
【実施例】本発明のセラミック配線基板は、セラミック
部もしくは絶縁層部全体が銅及び銅以外の１成分以上か
らなる絶縁性材料と、銅もしくは銅を主成分とする導体
部とを含み、セラミック部もしくは絶縁層部に特徴を有
する。
【００１６】本発明に供されるセラミック部もしくは絶
縁層部としては銅以外に、ストロンチウム，バリウム，
カルシウム，鉛，タングステン，ニオブ，タンタル，ア
ルミナもしくは通常のガラス質成分等を含む材料が挙げ
られる。その中でもストロンチウム，バリウム，カルシ
ウム，鉛よりなる群Ａより選ばれた１種の成分と、タン
グステン，ニオブ，タンタルよりなる群Ｂより選ばれた
少なくとも１種の成分と銅とを含有すると、セラミック
部もしくは絶縁層部が高絶縁性のペルブスカイト構造を
形成するため好ましい。
【００１７】また、本発明のセラミック配線基板は２つ
の形態を取り得る。その一方はセラミック部上に導体部
をパタ−ン状に配線した形態であり、他方はセラミック
基板上に導体部と絶縁体部とが積層された形態である。 前者は例えばセラミック多層配線基板であり、また後者
は例えばセラミック厚膜配線基板である。
【００１８】後者の場合、セラミック基板が銅と銅以外
の１成分とを含有すると、ハイブリッド化が可能となる
ため好ましい。
【００１９】前者の場合のセラミック部は、セラミック
粉，バインダ，溶剤を含む塗料を塗工乾燥した所謂グリ
ーンシ−トから製造すると、このグリーンシ−ト上に配
線パタ−ン化された導体部とセラミック部とを一挙に焼
成できるため好ましい。なお、グリーンシ−トには常法
として例えばフタル酸ジブチル等の可塑剤を含有しても
よい。グリーンシ−トは後者の絶縁体層も市区はセラミ
ック基板等にも適応できる。
【００２０】また、上記の手法で導体部を作製する場合
には、導体部は導体材料，バインダ及び溶剤で構成した
印刷インキでパタ−ン印刷する手法が効率的で好ましい
。
【００２１】グリーンシ−ト中に含有されるバインダ材
料としては、例えばブチラール樹脂やアクリル樹脂等が
挙げられ、印刷インキ中に含有されるバインダ材料とし
ては、例えばエチルセルロースやアクリル樹脂等が挙げ
られる。これらバインダ材料の内アクリル樹脂は、加熱
揮発性があるものの印刷適性加熱後の残渣が残り易い等
の点で不備がある。
【００２２】なお、グリーンシ−トもしくはパタ−ン化
された導体部を焼成する雰囲気は、窒素やアルゴン等の
不活性ガス中で行うが、窒素ガスが廉価であるため工業
的には好ましい。焼成条件は各種セラミック材料及びセ
ラミック配線基板の形態で異なり一般的には記述できな
いが、例えば含鉛ペルブスカイトを用いる場合には７０
０〜１０００℃程度の温度（通常は９００℃前後）で、
例えば多層配線基板の場合は１〜３時間程度、例えば厚
膜配線基板の場合は１０〜２０粉程度焼成する。
【００２３】パタ−ン化された導電部を還元する雰囲気
は、水素や一酸化炭素等が供されるが、価格及び安全性
の面で水素が好ましい。
【００２４】以下具体例について詳細に述べる。 実施例１ まず、セラミック多層配線基板について検討し例を示す
。
【００２５】数種のセラミック組成について予め出発原
料を混合し、１０５０℃で２時間仮焼し複合酸化物にし
たものを粉砕した原料と、ブチラール樹脂とを用い、通
常のセラミックプロセスによりグリーンシートを作製し
た。
【００２６】この上に酸化銅とエチルセルロース樹脂か
らなる電極ペーストで、所定の導体部パターンを印刷し
積層したのち、空気中４８０℃で８時間加熱しバインダ
を焼却飛散させた。
【００２７】バインダを焼却飛散させた試料は、２２０
℃水素中で１６時間還元し、導体部パターンを金属化し
た。
【００２８】その後酸素含有量が３０ｐｐｍの窒素ガス
中で、９６０℃で８０分焼成した。焼成した試料は外形
が４０ｍｍ×４０ｍｍ×２ｍｍで、中心部で幅１０ｍｍ
厚さ４μｍの電極層が、１２０μｍの厚さのセラミック
層を介して４層の直交している構造で、端面に交互の層
の電極が引き出された端子電極を設けた。
【００２９】このようにして作製した試料の信頼性の１
つの評価として、各１０試料に各々直流電圧１２００Ｖ
を端子電極間に印可し、絶縁破壊数を調べた。また信頼
性の他の評価として、別の試料を８５℃８５％水蒸気の
恒温恒湿槽で５００時間保持したのち、空気中で１０時
間放置し表面を乾燥させ、絶縁抵抗計を用い１２０Ｖの
直流電圧を印可し絶縁抵抗を測定した。抵抗値が１０７
Ω以下となったものを抵抗値不良とした。
【００３０】また焼成後の試料のセラミック部を粉末Ｘ
線法により解析し、金属銅相、ＣｕＯ相及びＣｕ２Ｏ相
の有無を確認した。
【００３１】作製したセラミック層の組成は、次に挙げ
るＡ〜Ｆまでの６種類である。 Ａ：Ｓｒ０．５Ｃａ０．５（Ｃｕ１／４Ｎｂ３／４）０
．０５（Ｍｇ１／３Ｎｂ２／３）０．９０（Ｚｎ１／２
Ｗ１／２）０．０５Ｏ３＋２ｗｔ％ＬｉＦＢ：Ｐｂ０．
６５Ｃａ０．４０（Ｃｕ２／５Ｗ３／５）０．０６（Ｍ
ｇ１／３Ｔａ２／３）０．９０（Ｎｉ１／２Ｗ１／２）
０．０５ Ｃ：Ｐｂ０．５５Ｂａ０．５０（Ｍｇ１／３Ｔａ２／３
）０．０５（Ｎｉ１／３Ｎｂ２／３）０．８０（Ｍｇ１
／２Ｗ１／２）０．１５Ｏ３ Ｄ：Ｐｂ０．５５Ｓｒ０．２０Ｃａ０．３０（Ｃｕ１／
３Ｎｂ２／３）０．５０Ｚｒ０．３０（Ｍｇ１／３Ｔａ
２／３）０．２０Ｏ３ Ｅ：Ａｌ２Ｏ３　５５ｍｏｌ％、ＳｉＯ２　２０ｍｏｌ
％、ＭｇＯ　１０ｍｏｌ％、ＺｎＯ　１０ｍｏｌ％、Ｌ
ｉ２Ｏ　３ｍｏｌ％、ＣｕＯ２ｍｏｌ％Ｆ：Ａｌ２Ｏ３
　７０ｍｏｌ％、ＳｉＯ２　５ｍｏｌ％、Ｃｕ２Ｏ　１
５ｍｏｌ％、ＣａＦ２　１０ｍｏｌ％ なお、Ｃ，Ｄ及びＦは本発明の比較のため作製したセラ
ミックである。
【００３２】セラミック層の組成と絶縁破壊数、抵抗値
不良数を（表１）に示した。
【００３３】
【表１】
【００３４】（表１）において番号３の試料はセラミッ
ク部全体には銅成分を含まず、導体層が重なりあう部分
の付近には、Ｘ線マイクロアナライザによって銅成分の
拡散が確認された。この試料は断面の顕微鏡観察で、銅
の拡散部と未拡散部との境界付近に欠陥が発見されるも
のが多くみられた。
【００３５】また番号４と６の試料は、セラミック部の
Ｘ線回折分析で、銅金属や銅単独の酸化物が確認された
。
【００３６】これに対し、セラミック部全体に銅成分を
含み、さらにその銅成分が金属もしくは銅単独の酸化物
としては存在せず銅と銅以外の１成分以上からなる複合
酸化物もしくは酸化物固溶体の何れかとして含まれる本
発明のセラミック配線基板の番号１、２及び５の試料は
、何れもセラミック部の絶縁性が保たれ、また絶縁不良
、抵抗不良とも少ない優れた特性を発揮した。
【００３７】実施例２ つぎに、セラミック厚膜配線基板について検討した。
【００３８】基板には９６％アルミナ−カルシア−シリ
カ系焼結基板を用い、この上へ厚膜配線を検討した。
【００３９】導体部は酸化銅、エチルセルロース樹脂及
びほう珪酸亜鉛ガラスからなる電極ペーストで所定のパ
ターンを印刷し、導体部の重なる部分には絶縁層用出発
原料として数種のセラミック組成について、予め出発原
料を混合し、１０５０℃で２時間仮焼し複合酸化物にし
たものを粉砕した原料とエチルセルロース樹脂とを用い
、通常のセラミックプロセスにより絶縁体インクを作成
しこれを印刷した後、上の導体部パターンを形成した。
【００４０】導体部及び絶縁層部を形成したものは、空
気中５００℃で３０分間加熱しバインダを焼却飛散させ
た。
【００４１】バインダを焼却飛散させた試料は、２２０
℃水素中で１６時間還元し、導体部パターンを金属化し
た。その後酸素含有量が７０ｐｐｍの窒素ガス中で、８
２０℃で６分間焼成した。
【００４２】焼成した試料は、セラミック基板が４０ｍ
ｍ×４０ｍｍ×１ｍｍで、中心部で幅１０ｍｍ厚さ４μ
ｍの電極層が、５５μｍの厚さのセラミック層を介して
２層の直交している構造である。
【００４３】このようにして作製した試料の信頼性の評
価として、各５０試料に各々直流電圧２５０Ｖを端子電
極間に印可し、絶縁破壊数を調べた。
【００４４】また焼成後の試料の絶縁層部を、上の電極
層を研磨して取り去り、粉末Ｘ線法により解析し金属銅
相、ＣｕＯ相及びＣｕ２Ｏ相の有無を確認した。
【００４５】作製したセラミック相の組成は、次に挙げ
るＧ〜Ｌの６種類である。 Ｇ：Ｓｒ０．５Ｃａ０．５（Ｃｕ１／４Ｎｂ３／４）０
．０５（Ｍｇ１／３Ｎｂ２／３）０．９０（Ｚｎ１／２
Ｗ１／２）０．０５Ｏ３＋２ｗｔ％ＬｉＦＨ：Ｐｂ０．
６５Ｃａ０．４０（Ｃｕ２／５Ｗ３／５）０．０６（Ｍ
ｇ１／３Ｔａ２／３）０．９０（Ｎｉ１／２Ｗ１／２）
０．０５ Ｉ：Ｐｂ０．５５Ｂａ０．５０（Ｍｇ１／３Ｔａ２／３
）０．０５（Ｎｉ１／３Ｎｂ２／３）０．８０（Ｍｇ１
／２Ｗ１／２）０．１５Ｏ３ Ｊ：Ｐｂ０．５５Ｓｒ０．２０Ｃａ０．３０（Ｃｕ１／
３Ｎｂ２／３）０．５０Ｚｒ０．３０（Ｍｇ１／３Ｔａ
２／３）０．２０Ｏ３ Ｋ：Ａｌ２Ｏ３　５５ｍｏｌ％、ＳｉＯ２　２０ｍｏｌ
％、ＭｇＯ　１０ｍｏｌ％、ＺｎＯ　１０ｍｏｌ％、Ｌ
ｉ２Ｏ　３ｍｏｌ％、ＣｕＯ２ｍｏｌ％Ｌ：Ａｌ２Ｏ３
　７０ｍｏｌ％、ＳｉＯ２　５ｍｏｌ％、Ｃｕ２Ｏ　１
５ｍｏｌ％、ＣａＦ２　１０ｍｏｌ％ なお、Ｉ，Ｊ及びＬは、本発明の比較のため作製したセ
ラミックである。
【００４６】セラミック層の組成と絶縁破壊数を（表２
）に示した。
【００４７】
【表２】
【００４８】（表２）において番号９の試料はセラミッ
ク部全体には銅成分を含まず、導体層が重なりあう部分
の付近には、Ｘ線マイクロアナライザによって銅成分の
拡散が確認された。この試料は断面の顕微鏡観察で、銅
の拡散部と未拡散部の境界付近に欠陥が発見されるもの
が多くみられた。
【００４９】また番号１０と１２の試料は、セラミック
部のＸ線回折分析で、銅金属や銅単独の酸化物が確認さ
れた。
【００５０】これに対し、セラミック部全体に銅成分を
含み、さらにその銅成分が金属もしくは銅単独の酸化物
としては存在せず銅と銅以外の１成分以上からなる複合
酸化物もしくは酸化物固溶体の何れかとして含まれる本
発明のセラミック配線基板の番号７、８及び１１の試料
は、何れも絶縁層の絶縁性が低下せず、また絶縁不良が
少ない優れた特性を発揮した。
【００５１】実施例３ 実施例２と同様の厚膜セラミック配線基板について検討
した。
【００５２】基板には９６％アルミナ−マグネシア−シ
リカ系に０．８４と１５．９重量％のＣｕＯが添加され
た焼結基板を用い、この上へ厚膜配線を検討した。
【００５３】絶縁層組成は実施例２の番号８の組成を用
いた。すなわち用いた組成はＰｂ０．６５Ｃａ０．４０
（Ｃｕ２／５Ｗ３／５）０．０６（Ｍｇ１／３Ｔａ２／
３）０．９０（Ｎｉ１／２Ｗ１／２）０．０５Ｏ３．０
５である。
【００５４】以下実施例２同様の手順を取り作成した。 このようにして作成した試料の信頼性の１つの評価とし
て、各５０試料に各々直流電圧２５０Ｖを電極間に印可
し、絶縁破壊数をもとめた。
【００５５】また信頼性の他の評価として、粘着テープ
を導体部に貼り付けた後これを剥離した際の、導体部と
セラミック基板との剥離状態を観察した。
【００５６】検討した基板の組成と絶縁不良数及び剥離
試験により１ｍｍ各以上の電極部剥離が観察された試料
数を（表３）に示した。
【００５７】なお、番号１４の基板組成は、本発明の比
較として検討したセラミック基板である。
【００５８】
【表３】
【００５９】（表３）において番号１３の試料の基板部
は、粉末Ｘ線回折で金属銅及び銅酸化物は検出されなか
ったが、番号１４の試料では基板部からＣｕ２Ｏが検出
された。このため番号１４では、剥離試験以前の問題と
なる絶縁不良が出現したと想定される。また番号１３及
び１４の導体部の粉末Ｘ線回折と蛍光Ｘ線分析により、
導体部には金属銅に３重量％程度の金属鉛が含有されて
いる。
【００６０】（表３）と以上の結果より明かなように、
導体金属部と絶縁体部とが形成されるセラミック基板に
も銅成分を含み、さらにその銅成分が金属もしくは銅単
独の酸化物としては存在せず銅と銅以外の１成分以上か
らなる複合酸化物もしくは酸化物固溶体の何れかとして
含まれる本発明のセラミック配線基板は、この複合酸化
物もしくは酸化物固溶体の何れかを含まれないセラミッ
ク配線基板にくらべ、さらに導体部の基板への付着力が
向上する利点を有している。
【００６１】
【発明の効果】以上のように本発明は、セラミック基板
部又は絶縁層部全体に、銅と銅以外の１成分以上からな
る複合酸化物もしくは酸化物固溶体として含有する構成
をとるセラミック配線基板であり、またバインダの焼却
飛散不十分を防止するため酸化銅で導体部パターンを形
成しておき、空気中でバインダを焼却飛散させたのち低
温で導体部のみを還元して金属化し、その後中性雰囲気
で焼成するプロセスをとる。このことによって、焼成中
に導体部にどうしても銅酸化物が発生し、セラミック基
板部又は絶縁層部へ銅成分が部分的拡散し、拡散がある
部分とない部分との焼結状態の相違により欠陥が発生す
る問題点が従来あったのに対し、この原因による欠陥を
防止し、高信頼性のセラミック配線基板が提供できる効
果がある。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　銅もしくは銅を主成分とする合金を導
    体金属がセラミック部上に構成され、前記セラミック部
    が全体に銅と銅以外の１成分以上からなる複合酸化物も
    しくは酸化物固溶体の何れかを含み、かつ絶縁性を有す
    ることを特徴とするセラミック配線基板。
  2. 【請求項２】　　セラミック部が、ストロンチウム、バ
    リウム、カルシウム、鉛よりなる群Ａより選ばれた少な
    くとも１種の成分と、タングステン、ニオブ、タンタル
    よりなる群Ｂより選ばれた少なくとも１種の成分と銅と
    を含む複合酸化物、酸化物固溶体、又は前記複合酸化物
    あるいは前記酸化物固溶体を１成分として含む酸化物複
    合体の何れかであることを特徴とする、請求項１記載の
    セラミック配線基板。
  3. 【請求項３】　　セラミック基板上に少なくとも導体金
    属部と絶縁体部とが形成され、前記絶縁体部が全体に銅
    と銅以外の１成分以上からなる複合酸化物もしくは酸化
    物固溶体の何れかを含み、かつ絶縁性を有することを特
    徴とするセラミック配線基板。
  4. 【請求項４】　　セラミック基板が、銅と銅以外の１成
    分以上からなる複合酸化物もしくは酸化物固溶体の何れ
    かを含むことを特徴とする、請求項３記載のセラミック
    配線基板。
  5. 【請求項５】　　絶縁体部が、ストロンチウム、バリウ
    ム、カルシウム、マグネシウム、鉛よりなる群Ａより選
    ばれた少なくとも１種の成分と、タングステン、ニオブ
    、タンタルよりなる群Ｂより選ばれた少なくとも１種の
    成分と銅とを含む複合酸化物、酸化物固溶体、又は前記
    複合酸化物あるいは前記酸化物固溶体を１成分として含
    む酸化物複合体の何れかであることを特徴とする、請求
    項３記載のセラミック配線基板。
  6. 【請求項６】　　セラミックグリーンシートの出発原料
    に、予め銅酸化物と銅以外の成分とを反応させ複合酸化
    物もしくは酸化物固溶体の何れかを形成する工程、導体
    金属部となるパターンを銅酸化物で前記セラミックグリ
    ーンシート上に形成し積層する工程、前記積層体を空気
    中で加熱し前記セラミックグリーンシ−トと前記導体金
    属部パタ−ン中に含有されるバインダを焼却飛散させる
    工程、前記導体金属部を還元ガス中で還元し金属化する
    工程、前記積層体を低酸素分圧雰囲気下で焼成する工程
    をとることを特徴とするセラミック配線基板の製造方法
    。
  7. 【請求項７】　　セラミック焼結体上に導体金属部及び
    セラミック絶縁層部パターンを形成する際、前記導体金
    属部パターンを銅酸化物で形成し、前記絶縁層部パター
    ンを予め銅酸化物と銅以外の成分とを反応させ、銅と銅
    以外の１成分以上とからなる複合酸化物もしくは酸化物
    固溶体の何れかを形成する工程、空気中で加熱し少なく
    とも前記導体金属部パタ−ン中に含有されるバインダを
    焼却飛散させる工程、前記導体金属部を還元ガス中で還
    元し金属化する工程、前記導体金属部及び前記絶縁層部
    を低酸素分圧雰囲気下で焼成する工程をとることを特徴
    とするセラミック配線基板の製造方法。
JP2404856A 1990-12-21 1990-12-21 セラミック配線基板とその製造方法 Pending JPH04221888A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2404856A JPH04221888A (ja) 1990-12-21 1990-12-21 セラミック配線基板とその製造方法
EP91121982A EP0492518B1 (en) 1990-12-21 1991-12-20 A ceramic substrate for electronic circuit and a method for producing the same
DE69125121T DE69125121T2 (de) 1990-12-21 1991-12-20 Keramisches Substrat für elektronische Schaltung und Verfahren zu dessen Herstellung
US08/263,157 US5512353A (en) 1990-12-21 1994-06-20 Ceramic substrate for an electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2404856A JPH04221888A (ja) 1990-12-21 1990-12-21 セラミック配線基板とその製造方法

Publications (1)

Publication Number Publication Date
JPH04221888A true JPH04221888A (ja) 1992-08-12

Family

ID=18514511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2404856A Pending JPH04221888A (ja) 1990-12-21 1990-12-21 セラミック配線基板とその製造方法

Country Status (4)

Country Link
US (1) US5512353A (ja)
EP (1) EP0492518B1 (ja)
JP (1) JPH04221888A (ja)
DE (1) DE69125121T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618611A (en) * 1994-06-30 1997-04-08 Lucent Technologies Inc. Metallization of ferrites through surface reduction
EP0732777A3 (en) * 1995-03-14 1997-06-18 At & T Corp Row of electromagnetic interference suppression contacts
US5603147A (en) * 1995-06-07 1997-02-18 Microelectronic Packaging, Inc. Method of making a high energy multilayer ceramic capacitor
JPH09283654A (ja) * 1996-04-17 1997-10-31 Nec Corp ガラスセラミック基板とその製造方法
JP3077056B2 (ja) * 1996-09-12 2000-08-14 株式会社村田製作所 積層型電子部品
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
JP4225033B2 (ja) * 2001-12-14 2009-02-18 株式会社日本自動車部品総合研究所 セラミック積層体とその製造方法
JP4131694B2 (ja) * 2003-10-06 2008-08-13 三洋電機株式会社 積層セラミックス基板及びその製造方法
JP2008030992A (ja) * 2006-07-28 2008-02-14 Canon Inc 基板の製造方法、配線基板の製造方法、配線基板、電子デバイス、電子源および画像表示装置
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3075860A (en) * 1958-08-12 1963-01-29 Owens Illinois Glass Co Method of adhering metal to a glass base
JPS5111795A (en) * 1974-07-18 1976-01-30 Kojin Kk Shinkina benzopirano * 2*33b * pirijinjudotaino seizohoho
JPS5111793A (en) * 1974-07-18 1976-01-30 Kojin Kk Shinkina 5*100 jiokiso 33 arukokishimechirenamino 5h*10h** piroro * 1*22b * isokinorinruino seizohoho
JPS5126640A (ja) * 1974-08-30 1976-03-05 Toshiba Machine Co Ltd Sanaraihaiekinokaishuhoho
US4503090A (en) * 1983-02-23 1985-03-05 At&T Bell Laboratories Thick film resistor circuits
US4714570A (en) * 1984-07-17 1987-12-22 Matsushita Electric Industrial Co., Ltd. Conductor paste and method of manufacturing a multilayered ceramic body using the paste
JPS6231906A (ja) * 1985-07-31 1987-02-10 株式会社村田製作所 誘電体磁器組成物
JPS62142396A (ja) * 1985-12-17 1987-06-25 アルプス電気株式会社 薄膜回路基板
JPS62210613A (ja) * 1986-03-12 1987-09-16 松下電器産業株式会社 積層コンデンサ素子
JPH01258307A (ja) * 1987-12-18 1989-10-16 Showa Denko Kk 銅ペースト
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
JPH071823B2 (ja) * 1988-05-20 1995-01-11 株式会社村田製作所 厚膜配線基板の製造方法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
JP2615977B2 (ja) * 1989-02-23 1997-06-04 松下電器産業株式会社 誘電体磁器組成物およびこれを用いた積層セラミックコンデンサとその製造方法
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法

Also Published As

Publication number Publication date
EP0492518A1 (en) 1992-07-01
US5512353A (en) 1996-04-30
EP0492518B1 (en) 1997-03-12
DE69125121D1 (de) 1997-04-17
DE69125121T2 (de) 1997-06-19

Similar Documents

Publication Publication Date Title
US4649125A (en) Ceramic composition for dielectrics
EP0163478B1 (en) Process of manufacturing ceramic circuit board
JPH0728128B2 (ja) セラミック多層配線基板とその製造方法
JPH04221888A (ja) セラミック配線基板とその製造方法
US5662755A (en) Method of making multi-layered ceramic substrates
JPH0324424B2 (ja)
JPH06223621A (ja) 導体ペースト組成物
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JP2727651B2 (ja) セラミックス基板
JP3222296B2 (ja) 導電性インキ
JPH08134388A (ja) 導電性インキ
JPH0652721A (ja) 導電体
JP3164664B2 (ja) 多層回路基板
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JPH0620516A (ja) 導体組成物，セラミック多層基板及び半導体装置
JPH11220261A (ja) コンデンサ内蔵セラミック多層基板
JP2892220B2 (ja) セラミック配線基板の製造方法
JP3856946B2 (ja) 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置
JPH0691322B2 (ja) セラミツク多層配線基板
JPS61170094A (ja) セラミツク多層配線基板の製造法
JPS6077187A (ja) セラミツク電子部品及びその製造法
JPH0632380B2 (ja) 多層配線基板の製造方法
JPS63213302A (ja) 電気抵抗体及びその製造方法
JPS62232191A (ja) セラミツク多層配線基板の製造方法
JPH08242049A (ja) 多層配線基板用導電性ペースト