JPH04195189A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH04195189A JPH04195189A JP32817990A JP32817990A JPH04195189A JP H04195189 A JPH04195189 A JP H04195189A JP 32817990 A JP32817990 A JP 32817990A JP 32817990 A JP32817990 A JP 32817990A JP H04195189 A JPH04195189 A JP H04195189A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- thin film
- circuit
- conversion circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 description 25
- 239000011159 matrix material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は液晶表示パネルの映像信号駆動回路を改良した
画像表示装置に関する。
画像表示装置に関する。
［従来の技術］
第４図は従来の駆動回路一体型のアクティブマトリクス
液晶表示パネルの駆動回路を示す。即ち、駆動回路一体
型のアクティブマトリクス液晶表示ペネルはデータライ
ンＬ２０１．Ｌ２０２・・・・・・と電源電圧ｖｃｏｈ
＋との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣが
直列に接続され、前記各薄膜トランジスタＴＰＴのゲー
トはゲートラインＬ３０１．Ｌ３０２・・・・・・・・
・に接続される。このゲートラインＬ３０１．Ｌ３０２
・・・・・・・・・はインバータＩを介して走査用シフ
トレジスタ４に接続され、この走査用シフトレジスタ４
には外部回路５がら水平同期信号φ−８が加えられる。
液晶表示パネルの駆動回路を示す。即ち、駆動回路一体
型のアクティブマトリクス液晶表示ペネルはデータライ
ンＬ２０１．Ｌ２０２・・・・・・と電源電圧ｖｃｏｈ
＋との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣが
直列に接続され、前記各薄膜トランジスタＴＰＴのゲー
トはゲートラインＬ３０１．Ｌ３０２・・・・・・・・
・に接続される。このゲートラインＬ３０１．Ｌ３０２
・・・・・・・・・はインバータＩを介して走査用シフ
トレジスタ４に接続され、この走査用シフトレジスタ４
には外部回路５がら水平同期信号φ−８が加えられる。
この水平同期信号φＨにより走査用シフトレジスタ４は
ゲートラインＬ３０１．Ｌ３０２・・・・・・・・・に
水平走査信号を加えて、液晶表示パネルの画素である薄
膜トランジスタＴＰＴをオンにする水平走査を行う。前
記各データラインＬ２０１．Ｌ２０２・・・・・と映像
信号ラインＬ１との間にはスイッチング用の薄膜トラン
ジスタＴ Ｆ Ｔ １０１ 、 Ｔ Ｆ Ｔ １０２−
・・カ接続され、この各薄膜トランジスタＴＰＴＩＯＩ
。
ゲートラインＬ３０１．Ｌ３０２・・・・・・・・・に
水平走査信号を加えて、液晶表示パネルの画素である薄
膜トランジスタＴＰＴをオンにする水平走査を行う。前
記各データラインＬ２０１．Ｌ２０２・・・・・と映像
信号ラインＬ１との間にはスイッチング用の薄膜トラン
ジスタＴ Ｆ Ｔ １０１ 、 Ｔ Ｆ Ｔ １０２−
・・カ接続され、この各薄膜トランジスタＴＰＴＩＯＩ
。
ＴＦＴ１０２・・・・・・と前記各データラインＬ２０
１゜Ｌ２０２・・・・・・との接続点にはそれぞれ負荷
容量ＣＬ １０１．ＣＬ １０２・・・・・・が接続さ
れる。前記映像信号ラインＬ１には外部回路５がら映像
信号か加えられる。前記スイッチング用の薄膜トランジ
スタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・・のゲートは
データ用シフトレジスタ６に接続され、このデータ用シ
フトレジスタ６には外部回路５からクロック信号φＳが
加えられる。このクロック信号φ５によりデータ用シフ
トレジスタ６はスイッチング用の薄膜トランジスタＴＰ
ＴＩＯ１，ＴＦＴ１０２・・・・・・をオンして負荷容
量ｃＬ１０１ 、 ＣＬ１０２・・・・・・に信号電
荷を蓄積する。
１゜Ｌ２０２・・・・・・との接続点にはそれぞれ負荷
容量ＣＬ １０１．ＣＬ １０２・・・・・・が接続さ
れる。前記映像信号ラインＬ１には外部回路５がら映像
信号か加えられる。前記スイッチング用の薄膜トランジ
スタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・・のゲートは
データ用シフトレジスタ６に接続され、このデータ用シ
フトレジスタ６には外部回路５からクロック信号φＳが
加えられる。このクロック信号φ５によりデータ用シフ
トレジスタ６はスイッチング用の薄膜トランジスタＴＰ
ＴＩＯ１，ＴＦＴ１０２・・・・・・をオンして負荷容
量ｃＬ１０１ 、 ＣＬ１０２・・・・・・に信号電
荷を蓄積する。
而して、映像信号は映像信号ラインＬ１を通りスイッチ
ング用の薄膜トランジスタＴＦＴＩＯＩ。
ング用の薄膜トランジスタＴＦＴＩＯＩ。
ＴＦＴ１０２・・・・・・のうち、ゲート信号か加えら
れてオンされた薄膜トランジスタを通って、負荷容量Ｃ
Ｌ １０１．、 ＣＬ １０２・・・・・に信号電荷
を蓄積していた。このようにして負荷容量ＣＬＩＯＩ。
れてオンされた薄膜トランジスタを通って、負荷容量Ｃ
Ｌ １０１．、 ＣＬ １０２・・・・・に信号電荷
を蓄積していた。このようにして負荷容量ＣＬＩＯＩ。
ＣＬ１０２・・・・・・に信号電荷を蓄積する処理を逐
次行い、１走査ライン分の負荷容量ＣＬ１０１゜ＣＬ１
０２・・・・・・に信号電荷を蓄積する処理を完了した
時点で走査用シフトレジスタ４からゲートラインＬ３０
１．Ｌ、３０２・・・・・・・・・に水平走査信号を加
えて選択された画素すなわち薄膜トランジスタＴＰＴに
信号電荷を伝送していた。
次行い、１走査ライン分の負荷容量ＣＬ１０１゜ＣＬ１
０２・・・・・・に信号電荷を蓄積する処理を完了した
時点で走査用シフトレジスタ４からゲートラインＬ３０
１．Ｌ、３０２・・・・・・・・・に水平走査信号を加
えて選択された画素すなわち薄膜トランジスタＴＰＴに
信号電荷を伝送していた。
［発明か解決しようとする課題］
しかしながら、映像信号をスイッチング用の薄膜トラン
ジスタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・及び負荷容
量ｃＬ１０１．ＣＬ １０２・・・・・によりサンプリ
ングするタイミングが先の画面の左側の薄膜トランジス
タＴＰＴＩＯＩ及び負荷容ｆｔ ＣＬｌｏｌは１走査ラ
イン分のサンプリングか完了するまでに薄膜トランジス
タＴＦＴＩＯＩのオフ電流により負荷容量Ｃ，１０１に
蓄積された信号電荷か薄膜トランジスタＴＦＴＩＯＩを
通して映像信号ラインＬ１に放電し、他のデータライン
Ｌ２０２・・・・・・への信号に影響を与えるいわゆる
クロストークか発生する虞れがあった。したがって、］
走査ライン分のサンプリングか完了するまで負荷容量Ｃ
Ｌ １０１．Ｃｔ １０２・・・・・に信号電荷を保持
しておかなければならす、この為、スイッチング用の薄
膜トランジスタＴＦＴ１０１．ＴＦＴ１０２・・・・・
のオフ電流は極めて微小にすると共に、負荷容量ＣＬ
１０１．ＣＬ １０２・・・・・・は許される限り大き
くする必要があった。しかしながら、駆動回路一体型の
アクティブマトリクス液晶表示パネルの駆動回路は通常
ポリシリコンでスイ・ソチング用の薄膜トランジスタＴ
ＦＴＩＯＩ、ＴＦＴ１０２・・・・・・が作られる為、
オフ電流の制御は極めて困難であった。又、負荷容量Ｃ
Ｌ １０１． ＣＬ１０２・・・・・・を大きくする
ことはスイッチング用の薄膜トランジスタＴＦＴＩＯＩ
、ＴＦＴ１０２・・・・・・の電流駆動能力を高めるこ
とが必要であり、結局、技術的にはスイッチング用の薄
膜トランジスタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・・
・のオフ電流を小さくする二とと、電流駆動能力を高め
ることはトレードオフの関係がある為、極めて製造上困
難であった。
ジスタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・及び負荷容
量ｃＬ１０１．ＣＬ １０２・・・・・によりサンプリ
ングするタイミングが先の画面の左側の薄膜トランジス
タＴＰＴＩＯＩ及び負荷容ｆｔ ＣＬｌｏｌは１走査ラ
イン分のサンプリングか完了するまでに薄膜トランジス
タＴＦＴＩＯＩのオフ電流により負荷容量Ｃ，１０１に
蓄積された信号電荷か薄膜トランジスタＴＦＴＩＯＩを
通して映像信号ラインＬ１に放電し、他のデータライン
Ｌ２０２・・・・・・への信号に影響を与えるいわゆる
クロストークか発生する虞れがあった。したがって、］
走査ライン分のサンプリングか完了するまで負荷容量Ｃ
Ｌ １０１．Ｃｔ １０２・・・・・に信号電荷を保持
しておかなければならす、この為、スイッチング用の薄
膜トランジスタＴＦＴ１０１．ＴＦＴ１０２・・・・・
のオフ電流は極めて微小にすると共に、負荷容量ＣＬ
１０１．ＣＬ １０２・・・・・・は許される限り大き
くする必要があった。しかしながら、駆動回路一体型の
アクティブマトリクス液晶表示パネルの駆動回路は通常
ポリシリコンでスイ・ソチング用の薄膜トランジスタＴ
ＦＴＩＯＩ、ＴＦＴ１０２・・・・・・が作られる為、
オフ電流の制御は極めて困難であった。又、負荷容量Ｃ
Ｌ １０１． ＣＬ１０２・・・・・・を大きくする
ことはスイッチング用の薄膜トランジスタＴＦＴＩＯＩ
、ＴＦＴ１０２・・・・・・の電流駆動能力を高めるこ
とが必要であり、結局、技術的にはスイッチング用の薄
膜トランジスタＴＦＴＩＯＩ、ＴＦＴ１０２・・・・・
・のオフ電流を小さくする二とと、電流駆動能力を高め
ることはトレードオフの関係がある為、極めて製造上困
難であった。
本発明は上記の実情に鑑みてなされたもので、液晶表示
パネルのデータラインの駆動回路としてＤ−Ａ（デジタ
ル−アナログ）変換回路を用いることにより、クロスト
ークが少なく、製造が容易で、安定な動作が得られる画
像表示装置を提供することを目的とする。
パネルのデータラインの駆動回路としてＤ−Ａ（デジタ
ル−アナログ）変換回路を用いることにより、クロスト
ークが少なく、製造が容易で、安定な動作が得られる画
像表示装置を提供することを目的とする。
［課題を解決するための手段］
本発明は上記課題を解決するために、Ａ−Ｄ変換回路に
より映像信号をデジタル信号に変換し、この変換された
デジタル信号をＤ−Ａ変換回路でアナログ信号の画素信
号に変換して液晶表示パネルのデータラインに加えるも
のである。
より映像信号をデジタル信号に変換し、この変換された
デジタル信号をＤ−Ａ変換回路でアナログ信号の画素信
号に変換して液晶表示パネルのデータラインに加えるも
のである。
［作 用コ
上記手段により、映像信号をＡ−Ｄ変換回路で一旦デジ
タル信号に変換し、そのデジタル信号をＤ−Ａ変換回路
によりアナログ信号の画素信号に変換して液晶表示パネ
ルのデータラインを駆動することにより、ポリシリコン
薄膜トランジスタで作られたサンプルホールド回路を無
くしてデータラインをスタチックドライブにできるため
、クロストークか少なく、製造か容易で、安定な動作を
得ることかできる。
タル信号に変換し、そのデジタル信号をＤ−Ａ変換回路
によりアナログ信号の画素信号に変換して液晶表示パネ
ルのデータラインを駆動することにより、ポリシリコン
薄膜トランジスタで作られたサンプルホールド回路を無
くしてデータラインをスタチックドライブにできるため
、クロストークか少なく、製造か容易で、安定な動作を
得ることかできる。
［実施例コ
以下図面を参照して本発明の一実施例を詳細に説明する
。
。
第１図は本発明の駆動回路一体型のアクティブマトリク
ス液晶表示パネルの駆動回路を示す。即ち、駆動回路一
体型のアクティブマトリクス液晶表示パネルはデータラ
インＬ２０１．Ｌ２０２・、・・・と電源電圧ＶＣＯＭ
との間に薄膜トランジスタＴＰＴ及び負荷容ＲＬ Ｃか
直列に接続され、前記各薄膜トランジスタＴＰＴのゲー
トはゲートラインＬ３０１．Ｌ３０２・・・・・・に接
続される。このゲートラインＬ３０１．Ｌ３０２・・・
・・・・・・はインバータＩを介して走査用シフトレジ
スタ４に接続され、二の走査用シフトレジスタ４には外
部回路５から水平同期信号φ□が加えられる。
ス液晶表示パネルの駆動回路を示す。即ち、駆動回路一
体型のアクティブマトリクス液晶表示パネルはデータラ
インＬ２０１．Ｌ２０２・、・・・と電源電圧ＶＣＯＭ
との間に薄膜トランジスタＴＰＴ及び負荷容ＲＬ Ｃか
直列に接続され、前記各薄膜トランジスタＴＰＴのゲー
トはゲートラインＬ３０１．Ｌ３０２・・・・・・に接
続される。このゲートラインＬ３０１．Ｌ３０２・・・
・・・・・・はインバータＩを介して走査用シフトレジ
スタ４に接続され、二の走査用シフトレジスタ４には外
部回路５から水平同期信号φ□が加えられる。
一方、映像信号は外部囲路５から４ビツト（ｂｉｔ）Ａ
−Ｄ変換回路７の入力端に入力され、この４ビットＡ−
Ｄ変換回路７の出力端にはＩ。
−Ｄ変換回路７の入力端に入力され、この４ビットＡ−
Ｄ変換回路７の出力端にはＩ。
ビットライン、Ｉｌ ビットライン、■２ ビットラ
イン、Ｉ、ビットラインか接続される。前記Ｉ。
イン、Ｉ、ビットラインか接続される。前記Ｉ。
ビットラインはラッチ回路ＬＡとインバータ１■と抵抗
８Ｒを直列に介してデータラインＬ２０］に接続され、
前記１１ビツトラインはランチ回路ＬＡとインバータＩ
Ｖと抵抗４Ｒを直列に介してデータラインＬ２０ユに接
続され、前記Ｉ２ビア・トラインはランチ回路Ｌ Ａと
インバータＩＶと抵抗２Ｒを直列に介してデータライン
Ｌ２０１に接続され、前記１３ビツトラインはラッチ回
路ＬＡとインバータＩＶと抵抗２Ｒを直列に介してデー
タラインＬ２０１に接続される。
８Ｒを直列に介してデータラインＬ２０］に接続され、
前記１１ビツトラインはランチ回路ＬＡとインバータＩ
Ｖと抵抗４Ｒを直列に介してデータラインＬ２０ユに接
続され、前記Ｉ２ビア・トラインはランチ回路Ｌ Ａと
インバータＩＶと抵抗２Ｒを直列に介してデータライン
Ｌ２０１に接続され、前記１３ビツトラインはラッチ回
路ＬＡとインバータＩＶと抵抗２Ｒを直列に介してデー
タラインＬ２０１に接続される。
又、クロック信号φＳは外部回路５からデータ用シフト
レジスタ６に人力され、このデータ用シフトレジスタ６
からストローブ信号か前記各ラッチ回路ＬＡに加えられ
る。
レジスタ６に人力され、このデータ用シフトレジスタ６
からストローブ信号か前記各ラッチ回路ＬＡに加えられ
る。
前記抵抗Ｒ，２Ｒ，４Ｒ，８ＲとインバータＩＶとラッ
チ回路ＬＡはそれぞれ４ビツトのＤ−Ａ変換回路８を構
成する。
チ回路ＬＡはそれぞれ４ビツトのＤ−Ａ変換回路８を構
成する。
第２図は前記Ｄ−Ａ変換回路８を示し、第３図は第２図
の真理値表を示す。すなわち、Ｄ−Ａ変換回路８は、Ｉ
ｏビットのデータは抵抗８Ｒを通し、Ｉ、ビットのデー
タは抵抗４Ｒを通し、■２ビットのデータは抵抗２Ｒを
通し、■３ビットのデータは抵抗Ｒを通して、抵抗の重
みっけをすることにより、出力Ｏである画素信号として
ＧＮＤ。
の真理値表を示す。すなわち、Ｄ−Ａ変換回路８は、Ｉ
ｏビットのデータは抵抗８Ｒを通し、Ｉ、ビットのデー
タは抵抗４Ｒを通し、■２ビットのデータは抵抗２Ｒを
通し、■３ビットのデータは抵抗Ｒを通して、抵抗の重
みっけをすることにより、出力Ｏである画素信号として
ＧＮＤ。
１／１５ＶＤＤ〜■ＤＤを得ることかでき、分解能は１
／１５となる。
／１５となる。
而して、先ず、映像信号をＡ−Ｄ変換回路７によりデジ
タル信号に変換してＤ−Ａ変換回路８に出力する。Ｄ−
Ａ変換回路８はＡ−Ｄ変換回路７から入力されたデジタ
ル信号を各ラッチ回路ＬＡとその出力にインバータ■■
と抵抗Ｒ，２Ｒ。
タル信号に変換してＤ−Ａ変換回路８に出力する。Ｄ−
Ａ変換回路８はＡ−Ｄ変換回路７から入力されたデジタ
ル信号を各ラッチ回路ＬＡとその出力にインバータ■■
と抵抗Ｒ，２Ｒ。
４Ｒ，８Ｒをそれぞれ対応して接続した回路により、ア
ナログ信号の画素信号として液晶表示パネルの各データ
ラインＬ２０１．Ｌ２０２・・・・・・へ出力し、走査
用シフトレジスタ４でゲートラインＬ３０１．Ｌ３０２
・・・・・・・をコントロールして選択された画素すな
わち薄膜トランジスタＴＰＴに画素信号を伝送する。
ナログ信号の画素信号として液晶表示パネルの各データ
ラインＬ２０１．Ｌ２０２・・・・・・へ出力し、走査
用シフトレジスタ４でゲートラインＬ３０１．Ｌ３０２
・・・・・・・をコントロールして選択された画素すな
わち薄膜トランジスタＴＰＴに画素信号を伝送する。
尚、分解能を高くするためにはＡ−Ｄ変換回路７及びＤ
−Ａ変換回路８のビット数を増やせばよい。
−Ａ変換回路８のビット数を増やせばよい。
［発明の効果〕
以上述べたように本発明によれば、映像信号をＡ−Ｄ変
換回路で一部デジタル信号に変換し、そのデジタル信号
をＤ−Ａ変換回路によりアナログ信号の画素信号に変換
して液晶表示パネルのデータラインを駆動することによ
り、ポリシリコン薄膜トランジスタで作られたサンプル
ホールド回路を無くしてデータラインをスタチックドラ
イブにできるため、クロストークが少なく、製造が容品
て、安定な動作を得ることができる。
換回路で一部デジタル信号に変換し、そのデジタル信号
をＤ−Ａ変換回路によりアナログ信号の画素信号に変換
して液晶表示パネルのデータラインを駆動することによ
り、ポリシリコン薄膜トランジスタで作られたサンプル
ホールド回路を無くしてデータラインをスタチックドラ
イブにできるため、クロストークが少なく、製造が容品
て、安定な動作を得ることができる。
第１図〜第３図は本発明の一実施例を示すもので、第１
図は映像表示装置の一部を示す回路図、第２図は第１図
のＤ−Ａ変換回路を示す回路図、第３図は第１図のＤ−
Ａ変換回路の真理値表を示す説明図、第４図は従来の映
像表示装置の一部を示す回路図である。 ４・・・走査用シフトレジスタ、５・・・外部回路、６
・・データ用シフトレジスタ、７・・４ビットＡ−Ｄ変
換回路、８・・・Ｄ−Ａ変換回路、ＴＦＴＩＯＩ。 ＴＦＴ１０２・・・・・・スイッチング用の薄膜トラン
ジスタ、ＣＬ １０１．Ｃｔ １０２・・・・・・負荷
容量、ＴＰＴ・・・薄膜トランジスタ、ＬＣ・・・負荷
容量、Ｌ２０１．Ｌ２０２・・・・・・データライン、
Ｌ３０１゜Ｌ３０２・・・・・・ゲートライン。 出願人代理人 弁理士 鈴江武彦 爽理傷に 第３図
図は映像表示装置の一部を示す回路図、第２図は第１図
のＤ−Ａ変換回路を示す回路図、第３図は第１図のＤ−
Ａ変換回路の真理値表を示す説明図、第４図は従来の映
像表示装置の一部を示す回路図である。 ４・・・走査用シフトレジスタ、５・・・外部回路、６
・・データ用シフトレジスタ、７・・４ビットＡ−Ｄ変
換回路、８・・・Ｄ−Ａ変換回路、ＴＦＴＩＯＩ。 ＴＦＴ１０２・・・・・・スイッチング用の薄膜トラン
ジスタ、ＣＬ １０１．Ｃｔ １０２・・・・・・負荷
容量、ＴＰＴ・・・薄膜トランジスタ、ＬＣ・・・負荷
容量、Ｌ２０１．Ｌ２０２・・・・・・データライン、
Ｌ３０１゜Ｌ３０２・・・・・・ゲートライン。 出願人代理人 弁理士 鈴江武彦 爽理傷に 第３図
Claims (1)
- 【特許請求の範囲】 映像信号をデジタル信号に変換するＡ−Ｄ変換回路と、 このＡ−Ｄ変換回路で変換されたデジタル信号をアナロ
グ信号の画素信号に変換して液晶表示パネルのデータラ
インに加えるＤ−Ａ変換回路とを具備することを特徴と
する画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32817990A JPH04195189A (ja) | 1990-11-28 | 1990-11-28 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32817990A JPH04195189A (ja) | 1990-11-28 | 1990-11-28 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195189A true JPH04195189A (ja) | 1992-07-15 |
Family
ID=18207358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32817990A Pending JPH04195189A (ja) | 1990-11-28 | 1990-11-28 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195189A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048318A1 (fr) * | 1997-04-22 | 1998-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit d'attaque pour afficheur a cristaux liquides a matrice active |
| US6380917B2 (en) | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| US6542143B1 (en) * | 1996-02-28 | 2003-04-01 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| US6864874B1 (en) | 1999-10-15 | 2005-03-08 | Seiko Epson Corporation | Driving circuit for electro-optical device, electro-optical device, and electronic equipment |
| US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
-
1990
- 1990-11-28 JP JP32817990A patent/JPH04195189A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932886B2 (en) | 1995-02-01 | 2011-04-26 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices |
| US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7782311B2 (en) | 1995-02-01 | 2010-08-24 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7940244B2 (en) | 1995-02-01 | 2011-05-10 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US8704747B2 (en) | 1995-02-01 | 2014-04-22 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US9275588B2 (en) | 1995-02-01 | 2016-03-01 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US6542143B1 (en) * | 1996-02-28 | 2003-04-01 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| USRE41216E1 (en) | 1996-02-28 | 2010-04-13 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| US6380917B2 (en) | 1997-04-18 | 2002-04-30 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| US6674420B2 (en) | 1997-04-18 | 2004-01-06 | Seiko Epson Corporation | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device |
| US6411273B1 (en) | 1997-04-22 | 2002-06-25 | Matsushita Electric Industrial Co., Ltd. | Drive circuit for active matrix liquid crystal display |
| WO1998048318A1 (fr) * | 1997-04-22 | 1998-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit d'attaque pour afficheur a cristaux liquides a matrice active |
| US6864874B1 (en) | 1999-10-15 | 2005-03-08 | Seiko Epson Corporation | Driving circuit for electro-optical device, electro-optical device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7483005B2 (en) | Display device | |
| US5170155A (en) | System for applying brightness signals to a display device and comparator therefore | |
| US6683591B2 (en) | Method for driving liquid crystal display device | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| WO1997022963A3 (en) | Matrix display devices | |
| WO2018218718A1 (zh) | 双向移位寄存器单元、双向移位寄存器及显示面板 | |
| KR19980081103A (ko) | 액티브 매트릭스 구동 회로 | |
| JPS6059389A (ja) | 液晶表示装置の駆動回路 | |
| JPH05204339A (ja) | 液晶駆動装置 | |
| KR20050006363A (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| JPH04195189A (ja) | 画像表示装置 | |
| JP3212352B2 (ja) | 表示駆動装置 | |
| JPH05108030A (ja) | 液晶パネルの駆動回路 | |
| US6297793B1 (en) | Liquid-crystal display device | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04142513A (ja) | 液晶表示装置 | |
| EP0233020B1 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2006020174A (ja) | 固体撮像装置および固体撮像装置の制御方法 | |
| JPH10115839A (ja) | 液晶表示装置 | |
| JPS61156187A (ja) | アクティブマトリクス回路 | |
| JPH09275344A (ja) | Ｄ／ａ変換器、ｄ／ａ変換方法、液晶パネル用基板及び液晶表示装置 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPH0758606A (ja) | レベル変換回路 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 |