JPH04181990A - Screen display device - Google Patents
Screen display deviceInfo
- Publication number
- JPH04181990A JPH04181990A JP2312218A JP31221890A JPH04181990A JP H04181990 A JPH04181990 A JP H04181990A JP 2312218 A JP2312218 A JP 2312218A JP 31221890 A JP31221890 A JP 31221890A JP H04181990 A JPH04181990 A JP H04181990A
- Authority
- JP
- Japan
- Prior art keywords
- error
- character information
- circuit
- information
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部から入力されるキャラクタ情報に応して文
字、数字、記号等のキャラクタを画面に表示する装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device that displays characters such as letters, numbers, and symbols on a screen in response to character information input from the outside.
〔従来の技術)
外部のマイクロコンピュータから文字等のキャラクタ情
報を画面表示装置へ転送する場合、インターフェース等
を経る過程で外来ノイズの影響のためキャラクタ情報に
誤りが発生することがある。[Prior Art] When character information such as letters is transferred from an external microcomputer to a screen display device, errors may occur in the character information due to the influence of external noise during the process of passing through an interface or the like.
このような誤りを含むキャラクタ情報に基づきアドレス
信号を生成し、これを表示用RAMへ出力し、これを記
憶させたとしても正常な画面表示が出来なくなる。Even if an address signal is generated based on character information containing such an error, outputted to the display RAM, and stored, normal screen display will not be possible.
この対策として従来にあっては第5図に示す如き画面表
示装置が提案されている。As a countermeasure to this problem, a screen display device as shown in FIG. 5 has been proposed in the past.
第5図は従来の画面表示装置10を示すブロック図であ
り、図中1は入力制御回路、2は誤り検出回路、3は表
示用RAM 、4はキャラクタROMを示している。FIG. 5 is a block diagram showing a conventional screen display device 10, in which 1 indicates an input control circuit, 2 an error detection circuit, 3 a display RAM, and 4 a character ROM.
入力制御回路1は外部のマイクロコンピュータ20から
図示しないインターフェースを経て入力される文字、数
字、記号、その他サイズ、色等の表示データのうちキャ
ラクタ情報に対応してキャラクタRO?I 4における
アドレス信号等を生成し、これを誤り検出回路2へ入力
するようになっている。The input control circuit 1 inputs a character RO? from an external microcomputer 20 through an interface (not shown) in response to character information among display data such as letters, numbers, symbols, and other sizes, colors, etc. An address signal and the like at I4 are generated and inputted to the error detection circuit 2.
誤り検出回路2は入力されたキャラクタ情報について誤
りの有無を検出し、誤りがなければ表示用RAM 3へ
出力する。表示用RAM 3は、入力制御回路1から入
力されたキャラクタ情報のアドレス信号を記憶し、これ
に基づいて画面表示用のドッドパターンデータを記憶さ
せであるキャラクタROM4の対応するアドレスからド
ツトパターンデータを読み出して映像信号として出力し
、予め定められた表示色、サイズ、位置、その他のパタ
ーンのもとでキャラクタを画面上に表示させるようにな
っている。The error detection circuit 2 detects whether or not there is an error in the input character information, and if there is no error, outputs the information to the display RAM 3. The display RAM 3 stores the address signal of the character information input from the input control circuit 1, stores dot pattern data for screen display based on this, and retrieves the dot pattern data from the corresponding address of the character ROM 4. The data is read out and output as a video signal, and characters are displayed on the screen in predetermined display colors, sizes, positions, and other patterns.
一方、誤りを検出したときは誤・り検出回路2のエラー
検出信号を外部のマイクロコンピュータ20へ出力し、
マイクロコンピュータ20はそのエラー検出信号に対応
して誤りが検出された表示データを再度入力制御回路l
へ出力する、所謂リフレッシュを行う構成が採られてい
る。On the other hand, when an error is detected, the error detection signal of the error/error detection circuit 2 is output to the external microcomputer 20,
In response to the error detection signal, the microcomputer 20 inputs the display data in which an error has been detected again to the control circuit l.
A configuration is adopted in which so-called refresh is performed.
ところでこのような外部のマイクロコンピュータ20に
上述した如きノイズ対策を設けることは、マイクロコン
ピュータ20の負担がそれだけ大きくなるという問題が
あった。However, providing such an external microcomputer 20 with noise countermeasures as described above poses a problem in that the burden on the microcomputer 20 increases accordingly.
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは誤り検出回路に代えて誤り検出訂正
手段を設け、キャラクタ情報の誤りを検出し、訂正して
正規データとして出力することにより外部のマイクロコ
ンピュータ20の負担の増大を防止し得るようにした画
面表示装置を擢供するにある。The present invention has been made in view of the above circumstances, and its purpose is to provide an error detection and correction means in place of the error detection circuit, detect errors in character information, correct them, and output them as regular data. The purpose of the present invention is to provide a screen display device that can prevent an increase in the burden on an external microcomputer 20.
〔課題を解決するだめの手段]
本発明に係る画面表示装置にあっては、外部から入力さ
れたキャラクタ情報の誤りを検出し、訂正する誤り検出
訂正手段を備える。[Means for Solving the Problems] The screen display device according to the present invention includes error detection and correction means for detecting and correcting errors in character information input from the outside.
本発明にあってはこれによって、外部のマイクロコンピ
ュータを用いることなく、キャラクタ情報中の誤りを検
出し、訂正して正規のキャラクタ情報を得ることが可能
となる。According to the present invention, it is thereby possible to detect errors in character information, correct them, and obtain regular character information without using an external microcomputer.
以下本発明をその実施例を示す図面に基づき具体的に説
明する。第1図は本発明装置のブロック図であり、図中
、IOは画面表示装置、20は外部のマイクロコンピュ
ータを示している。前記マイクロコンピュータ20から
図示しないインターフェースを経て画面表示命令と共に
送られてきた文字等のキャラクタ情報は入力制御回路1
に入力される、入力制御回路1はキャラクタ情報につい
て後述するキャラクタROM 4に対応するアドレス信
号を生成し、これを誤り検出訂正回路5へ出力するよう
ムこなっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on drawings showing embodiments thereof. FIG. 1 is a block diagram of the apparatus of the present invention, in which IO indicates a screen display device and 20 indicates an external microcomputer. Character information such as letters sent from the microcomputer 20 via an interface (not shown) together with a screen display command is sent to the input control circuit 1.
The input control circuit 1 is designed to generate an address signal corresponding to a character ROM 4 whose character information will be described later, and to output this to an error detection and correction circuit 5.
外部のマイクロコンピュータ20から入力制御回路1を
経て誤り検出訂正回路5に入力されるキャラクタ情報は
第2図に示す如き所定のビット長毎のバケット式となっ
ている。The character information inputted from the external microcomputer 20 to the error detection and correction circuit 5 via the input control circuit 1 is in a bucket format for each predetermined bit length as shown in FIG.
第2図は外部のマイクロコンピュータ20から入力され
るバケット式のデータを示す模式図であり、キャラクタ
情%Aに、その誤りを検出するためのチエツクコードB
が付加された構成となっている。FIG. 2 is a schematic diagram showing bucket-type data input from an external microcomputer 20, in which a check code B for detecting an error is added to the character information %A.
The configuration has been added.
第3図は誤り検出訂正回路5の詳細ブロック図、第4図
は誤り検出訂正回路5における処理手順を示すフローチ
ャートである。誤り検出訂正回路5においては入力制御
回路1からのキャラクタ情報は1パケツト毎に誤り検出
回路6へ入力され(ステップS1)、ここで付加された
チエツクコードBによりキャラクタ情報Aに誤りがない
か否かを検出しくステップS2)、ハソファメモリ7に
記憶される。FIG. 3 is a detailed block diagram of the error detection and correction circuit 5, and FIG. 4 is a flowchart showing the processing procedure in the error detection and correction circuit 5. In the error detection and correction circuit 5, the character information from the input control circuit 1 is input to the error detection circuit 6 packet by packet (step S1), and the check code B added here is used to check whether or not the character information A has an error. In step S2), it is stored in the sofa memory 7.
キャラクタ情報に誤りが検出された場合には、キャラク
タ情報は誤り訂正回路8へ入力され、ここでチエツクコ
ードBに基づき正規の情報に修正された後(ステップS
3)、表示用RAM 3へ出力され、またキャラクタ情
報に誤りが無い場合は誤り訂正回路8を介することなく
直接表示用RAM 3へ転送されることとなる(ステッ
プS4)。If an error is detected in the character information, the character information is input to the error correction circuit 8, where it is corrected to regular information based on check code B (step S
3), it is output to the display RAM 3, and if there is no error in the character information, it is directly transferred to the display RAM 3 without going through the error correction circuit 8 (step S4).
表示用RAM 3は入力制御回路1から直接入力され、
また誤り検出訂正回路5にて正規データに修正されたキ
ャラクタ情報のアドレスを記憶し、これに基づいてキャ
ラクタROM 4の該当するアドレスから読み出した画
面表示用のドツトパターンデータを映像信号として出力
し、所定の色、サイズ。The display RAM 3 receives direct input from the input control circuit 1,
Further, the error detection and correction circuit 5 stores the address of the character information corrected to regular data, and based on this, the dot pattern data for screen display read from the corresponding address of the character ROM 4 is output as a video signal. Predetermined color and size.
位置、その他のパターンにて表示画面に表示する。The position and other patterns are displayed on the display screen.
なお、上述の実施例においては誤り検出訂正回路5を入
力制御回路1と表示用RAM 3との間に配設した構成
について説明したが、何らこれに限るものではなく、例
えば入力制御回路1の前に配設して、マイクロコンピュ
ータ20からの表示データの誤りを検出し訂正した後、
入力制御回路1に入力することとしてもよい。In the above embodiment, the configuration in which the error detection and correction circuit 5 is arranged between the input control circuit 1 and the display RAM 3 has been described, but the configuration is not limited to this in any way. After detecting and correcting errors in display data from the microcomputer 20,
It may also be input to the input control circuit 1.
以上の如く本発明装置にあっては外部から入力されるキ
ャラクタ情報が含む誤りを検出し、誤りがある場合には
これを訂正して直ちに正規データとして出力するから、
外部マイクロコンピュータの負担が軽減されると共に、
表示機能の高機能化。As described above, the device of the present invention detects errors contained in character information input from the outside, and if there are errors, corrects them and immediately outputs them as regular data.
The burden on the external microcomputer is reduced, and
High-performance display functions.
高性能化を図れる等、本発明は優れた効果を奏するもの
である。The present invention has excellent effects such as improved performance.
第1図は本発明装置のブロック図、第2図は外部コンピ
ュータから伝送されてくるバケット式データの模式図、
第3図は誤り検出訂正回路のブロック図、第4図は誤り
検出訂正回路における手順を示すフローチャート、第5
図は従来装置のブロック図である。
1・・・入力制御回路 3・・・表示用RAM 4・
・・キャラクタROM 5・・・誤り検出訂正回路
6・・・誤り検出回路 7・・・バッファメモυ 8・
・・誤り訂正回路10・・・画面表示装置20・・・マ
イクロコンピュータなお、図中、同一符号は同一、又は
相当部分を示す。
代理人 大 岩 増 雄第 1
図
マイクロコンピュータからの表示データ第 2
図
入力制御回路より 。
第 3 図
入力用制御回路
第 4 図
第 5 図Fig. 1 is a block diagram of the device of the present invention, Fig. 2 is a schematic diagram of bucket-type data transmitted from an external computer,
Figure 3 is a block diagram of the error detection and correction circuit, Figure 4 is a flowchart showing the procedure in the error detection and correction circuit, and Figure 5 is a block diagram of the error detection and correction circuit.
The figure is a block diagram of a conventional device. 1... Input control circuit 3... Display RAM 4.
・Character ROM 5 ・Error detection and correction circuit
6...Error detection circuit 7...Buffer memo υ 8.
. . . Error correction circuit 10 . . . Screen display device 20 . . . Microcomputer In the drawings, the same reference numerals indicate the same or corresponding parts. Agent Masuo Oiwa 1st
Figure 2 Display data from microcomputer
From the figure input control circuit. Figure 3 Input control circuit Figure 4 Figure 5
Claims (1)
応するキャラクタを画面に表示する画面表示装置におい
て、 キャラクタ情報の誤りを検出し、訂正する 誤り検出訂正手段を具備することを特徴とする画面表示
装置。(1) A screen display device that displays a corresponding character on a screen based on externally input character information, characterized in that it is equipped with error detection and correction means for detecting and correcting errors in character information. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2312218A JPH04181990A (en) | 1990-11-16 | 1990-11-16 | Screen display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2312218A JPH04181990A (en) | 1990-11-16 | 1990-11-16 | Screen display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04181990A true JPH04181990A (en) | 1992-06-29 |
Family
ID=18026613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2312218A Pending JPH04181990A (en) | 1990-11-16 | 1990-11-16 | Screen display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04181990A (en) |
-
1990
- 1990-11-16 JP JP2312218A patent/JPH04181990A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04181990A (en) | Screen display device | |
JP2006191188A (en) | Image transfer apparatus and image display apparatus | |
JPH03216675A (en) | Multicolor recording device | |
JP2704062B2 (en) | Information processing device | |
US20050030428A1 (en) | On-screen display device | |
JPH05167956A (en) | Screen display device | |
JPH01123284A (en) | Controller for display on tv screen | |
JPH06348557A (en) | Data output system | |
JPS59136842A (en) | Detecting system for light pen address | |
JPH0224184A (en) | Printer | |
JPS61228494A (en) | Trend graph display | |
JPH0292086A (en) | Electronic equipment | |
JPH06203591A (en) | Semiconductor memory | |
JPS62238757A (en) | Print control method | |
JPH03129395A (en) | Character display device | |
JPH04338865A (en) | Character processor provided with outline image display function | |
JPH03220649A (en) | Parity check circuit | |
JPS5930289B2 (en) | Input illegal code detection control device | |
JPH04349276A (en) | Time axis correcting device | |
JPH04255031A (en) | Microcomputer | |
JPH04245732A (en) | Rarity check detection circuit | |
JPH103424A (en) | Fifo memory | |
JPH02244339A (en) | Fault analyzing circuit | |
JPH03296095A (en) | Word processor | |
JPS63282785A (en) | Display data return test system |