JPH04179313A - 多値論理入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多値論理のデジタル値を入力とし、二値論理の
デジタル値を出力する論理回路に関する。

〔従来の技術〕

ＬＳＩのピン数の制限から、より多くの状態を入力する
ために、入力部のみ多値論理とすることがしばしば用い
られている。たとえば低レベル（Ｌ）、および高レベル
（Ｈ）のほかに中間レベル（Ｍ）をもつ３値入力ピンを
２ピン用意すると３×３＝９通りの入力組合せに対応で
き、通常の２値を用いた２Ｘ２＝４通りの２倍以上の入
力組合せに対応できる。

第３図（ａ）に示すように、従来はしきい値の異ナルコ
ンパレータ１及びコンパレータ２によって、入力ｖＩと
各々のしきい値Ｖ、、Ｖ２を比較し、結果を２値論理と
してＶ。ｌ＋ｖ０２に出力する。その真理値表を同図（
ｂ）に示す。

ここで、コンパレータ１及び２としては差動増幅器を用
いたり、あるいはしきい値を異ならしめたインバータを
用いたりすることが多い。また、入力は接地（Ｌ）、開
放（Ｍ）、電源へ接続（Ｈ）の３通りでできるようにす
るため、抵抗Ｒ，Ｒ２によって中間電位（Ｍ）に相当す
るバイアスをかけている。

一般的に、差動増幅を用いたコンパレータの場合にはコ
ンパレータに常に定電流を印加しておく必要があり、そ
の分消費電力か必要であるとともに、負荷回路や出力タ
イナミ、クレンシ確保のために回路が複雑になるという
欠点があった。

またしきい値の異なるインバータを用いる場合には、Ｃ
ＭＯＳインバータでは入力が低レベル（Ｌ）　又は高レ
ベル（Ｈ）の場合には電力の消費はないものの、中間レ
ベル（Ｍ）の場合にはいわゆる貫通電流としてインバー
タを構成するＮチャネルトランジスタとＰチャネルトラ
ンジスタの両方が同時ンこオンして大きな電源電流が流
れてしまうという欠点があった。

本発明は従来より簡単な構成と少ない電力で多値入力回
路を実現することを目的としている。

〔課題を解決するための手段〕

本発明による多値論理入力回路は二つのカレントミラー
回路を利用して多値の論理入力を可能としたものである
。

〔実施例〕

次に本発明による多値論理入力回路の第一の実施例を第
１図に示す。第３図と同じものには同じ番号を付してい
る。入力端子ｖ１は抵抗Ｒｔ　、　Ｒ２を介してそれぞ
れカレントミラー回路の入力段を構成するＱｌ、Ｑ２に
接続されており、入力端子ｖ１が開放時には電源■。０
からトランジスタＱ１゜ｉ抗Ｒ１，抵抗Ｒ２、及びトラ
ンジスタＱ２のルートでバイアス電流が流れている。

カレントミラー回路の電流比（あるいはトランジスタサ
イズ比、あるいはｇｍ比）をたとえばＱ、：Ｑｌ：Ｑ５
＝１　：　１　：　２゜Ｑ２：Ｑ、：Ｑ、＝１　：　２
　：　１とする。入力端子Ｖ１開放時には、Ｑ、とＱ４
ではＱ４の電流すいこみ能力がＱｌより大きいので、Ｑ
、は三極管領域でＱｌと同じ電流を流し出し、Ｑ４は三
極管領域に入ってＱｌと等しい電流で小さなドレインソ
ース間電圧の状態になり、したがってＶ。２は低レベル
（Ｌ）となる。同様にｖｏｌは高レベル（Ｈ）となる。

ここで消費電流は で与えられる。ここでＶ。５１　＋　ＶＯ５□はそれぞ
れトランジスタＱ　＋　、　Ｑ　２のケートソース間電
圧であり、概略各々１ｖ程度である。

次に入力端子■１を低電位（Ｌ）もしくは接地した場合
を考えると、カレントミラー回路Ｑ２゜Ｑ、、Ｑ６に流
れる電流はほとんど０となる。−方、トランジスタＱ１
には Ｖｃｃ　　ｌ　Ｖｏｓ＋　１ ｔ で与えられる電流（これは前述の入力端子■工を開放し
たときの概略２倍である）が流れ、トランジスタＱ　ｓ
　、　Ｑ　ｓをオンにするものの、前記のとおりトラン
ジスタＱ　４　、　Ｑ　ｓには電流が流れないためにト
ランジスタＱ３．Ｑ、も電流は流れず出力ｖ０１゜ｖｏ
２はともに高レベル（Ｈ）となる。

Ｐ［に入力Ｖ１が高レベル（Ｈ）のときについて考えれ
ば、トランジスタＱｌ、Ｑ３．Ｑ５がオフとなり、トラ
ンジスタＱ２．Ｑ＜、Ｑａがオンし、出力Ｖ０１　ｒ　
Ｖ　Ｏ２はともに低レベル（Ｌ）となる。また消費電流
は Ｖ　ＣＣＶ　Ｑ　Ｓ　２ で与えられる。

上述の各場合において、抵抗１又は２に流れる電流分（
これは第　図の従来例でも流れている）を除くと、入力
Ｖ１が低レベル（Ｌ）や高レベル（Ｈ）のときはＯとな
り、入力ｖＩが中間レベル（Ｍ）のときにはその３倍程
度（低レベルや高しさルで抵抗に流れる電流の３／２倍
程度）である。

この値はＣＭＯＳインバータの貫通電流に比べ十分低い
値である。

第２図は第１図の回路のＮチャネルＭＯ３）ランジスタ
をＮＰＮ）ランジスタに、ＰチャネルＭＯ８）ランジス
タをＰＮＰ　）ランジスタにおきかえたものであり、基
本的に第１図と同様の動作を行う。

ここでＱ　３　、　Ｑ　ｓあるいはＱ　４．　Ｑ　ｅは
それぞれ同時に飽和（三極管領域）に入ることがあるの
で、電流ホッギングの影響をやわらげるため各々のベー
スに抵抗を入れておくほうがよい。

第３図は５値入力の例であり、第１図のＰチャネル型、
Ｎチャネル型各々のカレントミラー回路の出力の本数を
ふやして相互に接続して出力を引きだしたものである。

ここで電流比を、たとえば Ｑ、：Ｑ、：Ｑ５：Ｑア：Ｑ、＝１：１／２：１：２：
５Ｑｚ：Ｑ４：Ｑｓ：Ｑａ：Ｑ＋ｏ＝１　：　５　：　
２　：　１　：　１／２とする。

ここで入力が低レベル（Ｌ）のときは前述のとおりでト
ランジスタＱ２．Ｑ４．Ｑ６．Ｑｓ、Ｑ＋ｏすべてがオ
フとなり、したがって出力■。ｌ　＋　ＶＯ２＋ｖｏ８
．■。４すべてが高レベル（Ｈ）となる。同様に入力■
１が高レベル（Ｈ）のときは出力Ｖ。１゜ＶＯ２，Ｖ。

３．■。４はすべて低レベル（Ｌ）となる。

また入力が開放のときは出力Ｖ０．．Ｖ、２は高レベル
（Ｈ）、出力Ｖ　０３　、　Ｖ　０４　ハ低レベル（Ｌ
）となることが容易に導びける。

次に入力Ｖ＋が開放時の電圧（ふつうはＶ。０／２近く
に選ぶ）よりやや低く、それでいてＱ　２　。

Ｑ　４　、　Ｑ　ｓ　、　Ｑ　ｔｏがオフには至らない
電圧にバイアスされた場合、トランジスタＱ６．Ｑｓ、
Ｑ＋ｏの電流すいこみ能力はあきらかにそれぞれトラン
ジスタＱｓ、Ｑ７．Ｑ９の電流はきだし能力より小さい
ため、これらの出力■。ｌ、　ＶＯＩ、　Ｖ。、は高レ
ベル（Ｈ）になる。またトランジスタＱ２の電流は少な
いながら流れているのでトランジスタＱ４の電流すいこ
み能力はＱ２の電流の５倍まで可能であるので、この値
がトランジスタＱ３の電流はき出し能力より大きい間は
出力Ｖ０４を低レベル（Ｌ）にすることができる。すな
わち「やや低い」という入力レベルがデコードできる。

同様に「やや高い」という入力レベルがトランジスタＱ
　ｅ　、　Ｑ　１゜により出力ＶＯＩにデコードするこ
とができる。これにより入力■１は低レベル（ＧＮＤ）
、やや低い、中間（開放）、やや高い。

高レベル（■ｃｃ）の５値に対応できる。

〔発明の効果〕

以上のべたように本発明によれば（従来のバイアス回路
分を除いて考えれば）、わずか６トランジスタで３値入
力回路を実現でき、その消費電流モ低レベル（Ｌ）や高
レベル（Ｈ）ではＯであり、中間値では前記バイアス回
路分のオーダで済みインバータを用いた従来例のような
大きな貫通電流が流れることはない。

また、差動増幅器を用いた従来例のように低レベル（Ｌ
）や高レベル（Ｈ）入力時でも差動回路にバイアス電流
を流しておく必要がないため低消費電力である。

【図面の簡単な説明】

第１図〜第３図は本発明を実施した多値論理入力回路の
例であり、第４図（ａ）は従来の多値論理入力回路の例
であり同図（ｂ）はその真理値表である。 ■１・・・・・・入力端子、ＶＯＩ　ｒ　ＶＯ２ｒ　ｖ
Ｏｌ　＊　ＶＯ４”’　”’出力端子、Ｑ１〜Ｑ１゜・
・・・・・トランジスタ、Ｒ１，Ｒ２・・・・・・抵抗
。 代理人　弁理士　　内　原　　　音 茅　ｌ　閃 箒　２　ｍ

Claims (1)

【特許請求の範囲】
1. 入力端子に接続された第１及び第２の抵抗と、かかる第
   １の抵抗の他端に入力が接続されかつ複数個の出力を備
   える第１極性のカレントミラー回路と、前記第２の抵抗
   の他端に入力が接続されかつ複数個の出力を備える第２
   極性のカレントミラー回路を有し、これらの両極性のカ
   レントミラー回路の出力を相互に接続して、複数個の出
   力端子へ導出する構成であって前記カレントミラー回路
   の出力のうち少くとも１本は他と異なる電流比であるこ
   とを特徴とする多値論理入力回路。