JPH0416927B2 - - Google Patents
Info
- Publication number
- JPH0416927B2 JPH0416927B2 JP788283A JP788283A JPH0416927B2 JP H0416927 B2 JPH0416927 B2 JP H0416927B2 JP 788283 A JP788283 A JP 788283A JP 788283 A JP788283 A JP 788283A JP H0416927 B2 JPH0416927 B2 JP H0416927B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- sheet
- inductor
- chip
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】 本発明は積層型インダクタの構造に関する。[Detailed description of the invention] The present invention relates to the structure of a multilayer inductor.
近年、電子装置あるいは電子機器の小型化、薄
型化の要求から、実装される電子部品の小型化、
薄型化が急速に望まれ、この1つとしてチツプ部
品、メルフ型部品、さらには1部品としての素子
ではなく、これらを複合化した複合部品などの研
究がなされ、実用化されてきている。 In recent years, due to the demand for smaller and thinner electronic devices and devices, electronic components to be mounted have become smaller and thinner.
There is a rapid demand for thinner devices, and as part of this, research is being conducted on chip parts, Melf-type parts, and even composite parts that combine these elements rather than single-part elements, and these are being put into practical use.
抵抗、コンデンサに関しては、チツプ抵抗、メ
ルフ型抵抗あるいはチツプコンデンサ、メルフ型
セラミツクコンデンサなどのように、その形状が
規格化されたものが製品として出され、又、複合
部品も抵抗アレーあるいは、CR部品などとして
小型化、薄型化が要求される電子装置、あるいは
電子機器に見られるようになつてきた。 Regarding resistors and capacitors, products with standardized shapes such as chip resistors, Melf-type resistors, chip capacitors, and Melf-type ceramic capacitors are produced, and composite parts are also available in resistor arrays and CR parts. They have started to be seen in electronic devices and devices that require smaller size and thinner thickness.
一方、コイルあるいはトランスなどのような素
子に関しても機器の小型化、薄型化の要求から、
チツプ化への動きが急速である。 On the other hand, due to the demand for smaller and thinner devices, such as coils and transformers,
There is a rapid movement towards chips.
このようなチツプコイルには2種類あり、その
1つはフエライトコアを磁心として用い、この磁
心に細い銅線を巻き上げ両端に電極を形成してモ
ールドしチツプ化を行つたもので、他の1つは磁
性材料のシートに導電材のパターンを印刷し積層
して行く積層型インダクタがある。 There are two types of chip coils: one uses a ferrite core as a magnetic core, winds a thin copper wire around this core, forms electrodes at both ends, and molds it into a chip. There is a multilayer inductor in which a pattern of conductive material is printed on a sheet of magnetic material and then laminated.
第1図は最近製品化された積層型のチツプイン
ダクタであり、小型、薄型の機能を有し、インダ
クタンスが0.1〜47μHの値を持つものが作られて
いる。 FIG. 1 shows a recently commercialized multilayer chip inductor, which has the features of being small and thin, and has an inductance value of 0.1 to 47 μH.
このようなコイルのインダクタンスは磁心材料
で閉磁路を形成する場合、
L=4π・μe・N2/Σl/A×10-3 (μH)
で示されることが知られており、断面積Aが大き
く磁路長lが短いほど大きなインダクタンスとな
り得ることが判かる。このためコイルを形成する
ループの径を大きくさせ、磁気回路となるループ
内の断面積を大きくさせる必要が生ずる。 It is known that the inductance of such a coil is expressed as L=4π・μe・N 2 /Σl/A×10 -3 (μH) when a closed magnetic circuit is formed using the magnetic core material, and the cross-sectional area A is It can be seen that the shorter the magnetic path length l, the greater the inductance. For this reason, it becomes necessary to increase the diameter of the loop forming the coil and to increase the cross-sectional area within the loop forming the magnetic circuit.
ところがチツプ部品としての形状はできるだ
け、小さくさせることが要求されているから図1
のようなパターン形状では、ループ径を大きくす
るとループの外側の磁気回路の断面積が小さくな
り、反対にインダクタンスが小さくなつてしま
う。このため、前記ループを持つ構造のインダク
タでは効率の良いインダクタンスを得ることがで
きない。又、このような構造の積層型のチツプイ
ンダクターは導体パターン11が積み重ねられた
型であるため大きな線間容量を持つてしまう。 However, since the shape of chip parts is required to be as small as possible, Figure 1
In a pattern shape like this, when the loop diameter is increased, the cross-sectional area of the magnetic circuit outside the loop becomes smaller, and the inductance becomes smaller. For this reason, it is not possible to obtain efficient inductance with the inductor having the above-mentioned loop structure. Furthermore, since the multilayer chip inductor having such a structure has conductor patterns 11 stacked on top of each other, it has a large line capacitance.
このような線間容量Coは、
Co=8.855・εs・A/t (pF)
で示されるから、線間容量を小さくさせるために
は、導体のパターン幅を小さくして、積層した場
合に重なりとなる部分の面積Aを小さくさせ、さ
らに線間の厚さtを大きくとらなければならな
い。 Such line capacitance Co is expressed as Co=8.855・εs・A/t (pF). Therefore, in order to reduce the line capacitance, the width of the conductor pattern should be made small so that when stacked, there is no overlap. It is necessary to reduce the area A of the portion where , and further increase the thickness t between the lines.
ところが前記パターン幅を小さくさせると導体
抵抗が増加して、使用可能な回路が限定されてし
まう。さらに、線間の厚さを大きくとるために
は、前記パターンを形成するシートの厚さを増す
か、又は、ダミーの絶縁シートをはさみ込む型と
しなければならない。このためチツプ形状は厚さ
方向に厚いものとなつてしまう。 However, if the pattern width is made smaller, conductor resistance increases, which limits usable circuits. Furthermore, in order to increase the thickness between the lines, it is necessary to increase the thickness of the sheet forming the pattern, or to use a type in which a dummy insulating sheet is inserted. For this reason, the chip shape becomes thick in the thickness direction.
本発明の目的は、これら欠点を除去せしめて、
形状が小さく、線間容量の小さい特徴を生かし、
大きなインダクタンスを得られる構造を提供する
ことにある。 The object of the present invention is to eliminate these drawbacks,
Taking advantage of its small size and low line capacitance,
The objective is to provide a structure that can obtain large inductance.
磁性体と導電体との積層体からなる積層型イン
ダクタであつて、磁性体内において1本の導電体
が該磁性体内の所定の2点をそれぞれ周回し、か
つ該2点の中間の位置で磁性体を介して交差する
ように配置されており、該導電体の両端はスルホ
ールととり出し電極パターンを介して該積層体表
面に露出する位置に形成されたとり出し端子と接
続しており、該積層体表面には該とり出し端子と
接続する外部電極が形成されていることを特徴と
する積層型インダクタである。 A multilayer inductor consisting of a laminate of a magnetic material and a conductive material, in which one conductive material orbits around two predetermined points within the magnetic material, and a magnetic material is formed at a position midway between the two points. The conductors are arranged so as to cross each other through the body, and both ends of the conductors are connected to lead-out terminals formed at positions exposed on the surface of the laminate through through-holes and lead-out electrode patterns. The multilayer inductor is characterized in that an external electrode connected to the lead terminal is formed on the surface of the multilayer body.
以下、本発明の一実施例を示す図面を参照して
説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
本発明の実施例で用いる磁性体材料としては
Fe2O350重量部、NiO20重量部、ZnO24重量部、
CuO6重量部混合したものに対してCo2O3を0.5重
量部添加した組成を用いボールミルにより混合
し、続いて800℃で予熱処理した粉末を原料とし
た。この磁性体材料と有機バインダーとしてポリ
ビニルブチラール、有機溶媒としてエチルセルソ
ルブおよびブチルカルビトール、それに可塑剤と
してエチレングリコールモノブチルエーテルとを
ホモミキサーにより撹拌混合して泥漿化する。次
に該泥漿をドクターブレードによるスリツプキヤ
ステイング製膜法により有機フイルム上に50μm
〜200μmの厚みの膜を形成する。有機フイルム
上に形成した磁性体グリーンシートをフイルムか
ら剥離したのち100×70mmの形状に打ち抜いてチ
ツプLに使用する磁性体グリーンシートを形成し
ている。 The magnetic material used in the examples of the present invention is
Fe 2 O 3 50 parts by weight, NiO 20 parts by weight, ZnO 24 parts by weight,
A composition in which 0.5 parts by weight of Co 2 O 3 was added to a mixture of 6 parts by weight of CuO was used as a raw material, which was mixed in a ball mill and then preheated at 800°C. This magnetic material, polyvinyl butyral as an organic binder, ethyl cellosolve and butyl carbitol as organic solvents, and ethylene glycol monobutyl ether as a plasticizer are stirred and mixed using a homomixer to form a slurry. Next, the slurry was applied to an organic film with a thickness of 50 μm using a slip casting method using a doctor blade.
Form a film with a thickness of ~200 μm. A magnetic green sheet formed on an organic film is peeled from the film and then punched into a shape of 100 x 70 mm to form a magnetic green sheet used for the chip L.
第2図は本発明の一実施例を示すコイルパター
ンの図であり、磁性体を形成するシート21に
は、コイルを形成するループが2つの中心22及
び23を持つように形成され、かつ前記シート2
1の中央24で交差するパターンとなつている。 FIG. 2 is a diagram of a coil pattern showing an embodiment of the present invention, in which a sheet 21 forming a magnetic material is formed with a loop forming a coil having two centers 22 and 23, and sheet 2
The pattern is such that they intersect at the center 24 of 1.
この交差するパターンは2層の前記磁性体を形
成するシートに分けて構成されており、図中破線
で示したパターン25と実線で示したパターン2
6が別々のシートに形成される。そして、これら
2つのパターンが直列に接続されるようにスルホ
ール27を持つている。 This intersecting pattern is divided into two sheets forming the magnetic material, and includes a pattern 25 shown by a broken line and a pattern 2 shown by a solid line in the figure.
6 are formed in separate sheets. A through hole 27 is provided so that these two patterns are connected in series.
第3図は多層構造とする場合の一実施例を示す
積層関係を示すものである。 FIG. 3 shows the lamination relationship showing an example of a multilayer structure.
図における各層のシート31は第2図で示した
2枚の重ねられた状態のものを示しており、又、
積み重ねられるこれらシートのパターンは巻き方
向が中から外へ出るパターン32と外から中へ入
いるパターン33の2種類で形成され、これらが
交互に重ねられ、さらにスルホール38、とり出
し電極パターン37およびとり出し端子34を有
するシート35及び上下面の保護のためのダミー
のシート36が重ねられ、100〜130℃の温度で圧
力200〜300Kg/cm2で積層プレスし、切断工程及
び、脱バインダー工程を径て950℃〜1050℃で焼
成することで積層インダクタを得る。このように
本積層インダクタでは導電体パターン32,33
はスルホール38、とり出し電極パターンを介し
て該積層体表面に露出する位置に形成されとり出
し端子に接続している。 The sheets 31 of each layer in the figure are two sheets stacked as shown in FIG. 2, and
The stacked sheets have two patterns: a pattern 32 in which the winding direction is from the inside out and a pattern 33 in which the winding direction is from the outside to the inside. A sheet 35 having a take-out terminal 34 and a dummy sheet 36 for protecting the upper and lower surfaces are stacked and laminated and pressed at a temperature of 100 to 130° C. and a pressure of 200 to 300 kg/cm 2 , followed by a cutting process and a binder removal process. A laminated inductor is obtained by firing at 950°C to 1050°C. In this way, in this laminated inductor, the conductor patterns 32, 33
is formed at a position exposed on the surface of the laminate through the through hole 38 and the lead-out electrode pattern, and is connected to the lead-out terminal.
第4図は第3図で得られる本発明の積層型イン
ダクタの外観斜視図であり、チツプ両端にはとり
出し端子と接続するための外部電極41を形成し
ている。 FIG. 4 is an external perspective view of the multilayer inductor of the present invention obtained in FIG. 3, in which external electrodes 41 are formed at both ends of the chip for connection to lead terminals.
第5図は本発明の焼結体を前記第2図における
2つの中心22及び23を通るように切断した断
面図である。 FIG. 5 is a cross-sectional view of the sintered body of the present invention taken through the two centers 22 and 23 in FIG. 2.
コイルパターンは一方の外部電極50から始ま
り、各断面導体の添字2〜37の順に接続されて
おり、添字38の導体から、もう一方の外部電極
51に接続されている。 The coil pattern starts from one external electrode 50 and is connected in the order of subscripts 2 to 37 of each cross-sectional conductor, and the conductor with subscript 38 is connected to the other external electrode 51.
このため中央から左側のループ内の磁界と右側
のループ内の磁界は互いに逆方向の向きとなり、
磁界のループ52は前記2つのループ間だけの閉
磁路が得られる。 Therefore, the magnetic field in the loop on the left side of the center and the magnetic field in the loop on the right side are in opposite directions,
The magnetic field loop 52 provides a closed magnetic path only between the two loops.
このように本発明の積層型インダクタでは2つ
のループ内だけの閉磁路となつているため、チツ
プの寸法とコイルの外形寸法がほとんど同一にで
き、前記磁路の断面積を大きくとれる。このた
め、従来の欠点であつたチツプ形状と磁路の断面
積がら生ずる寸法効率の低下は除去され、形状に
対するインダクタンスが大きくとれる利点が得ら
れる。 As described above, since the multilayer inductor of the present invention has a closed magnetic path only within the two loops, the dimensions of the chip and the external dimensions of the coil can be made almost the same, and the cross-sectional area of the magnetic path can be increased. For this reason, the conventional disadvantage of reduced dimensional efficiency caused by the chip shape and the cross-sectional area of the magnetic path is eliminated, and the advantage of having a large inductance relative to the shape is obtained.
さらに1シート上には複数のターンが形成され
ているため、従来のような1ターン構成で得られ
るインダクターと比較すれはダミーのシートを配
置できるので、ずつと小さい線間容量のインダク
ターとなる。 Furthermore, since multiple turns are formed on one sheet, a dummy sheet can be placed, compared to an inductor obtained with a conventional one-turn configuration, resulting in an inductor with smaller line capacitance.
本実施例ではチツプサイズ4mm×8mmの中に、
導体パターン幅100μm、線間100μmで1シート
3ターンをターンの内側寸法6.6mm×1.05mmで形
成しており、組となる2層のシートが計10組積層
され実効60ターンの構成をとつている。 In this example, the chip size is 4 mm x 8 mm.
Each sheet has 3 turns with a conductor pattern width of 100 μm and a line spacing of 100 μm, and the inner dimensions of the turns are 6.6 mm x 1.05 mm.A total of 10 pairs of two-layer sheets are stacked to form an effective configuration of 60 turns. There is.
このように構成し、1050°で焼成を行つたチツ
プインダクターでμ250(1KHz)となりL
9μHを得ており、従来の約4倍のインダクタンス
が得られている。 With a chip inductor constructed in this way and fired at 1050°, it becomes μ250 (1KHz) and L
9μH, which is about 4 times the inductance of the conventional one.
一方、線間の容量も1シート上に複数のターン
として分散できるため、その値が小さくさせるこ
とが可能で、より高周波特性の良いものとなり得
る。 On the other hand, since the capacitance between lines can be distributed as a plurality of turns on one sheet, its value can be reduced, and higher frequency characteristics can be obtained.
本発明の実施例では、コイルのパターンを中央
交差した付近でのスルホール接続で得ているが、
このスルホールの位置はシート上のどの点に合つ
ても良く、さらにシート上のコイルのターン数も
シートの寸法から制限されるものであるから、こ
のターン数も所望のインダクタンスが得られるよ
うに設計すれば良いことは明らかである。又、本
実施例では、シート形状を方形状としているが、
1シート上に、交差した2つのループが存在可能
であるなら、シート形状は限定されることはな
く、さらに交差する方向の長さを長くさせること
で、より短い磁路長のパターンとなり得、効率は
上昇することが明らかである。 In the embodiment of the present invention, the coil pattern is obtained by through-hole connection near the central intersection.
This through hole can be positioned at any point on the sheet, and since the number of turns of the coil on the sheet is also limited by the dimensions of the sheet, the number of turns is also designed to obtain the desired inductance. It's obvious what you should do. Also, in this example, the sheet shape is rectangular, but
If two intersecting loops can exist on one sheet, the sheet shape is not limited, and by increasing the length in the intersecting direction, a pattern with a shorter magnetic path length can be obtained. It is clear that efficiency increases.
第1図は従来の積層型チツプインダクタの構造
図、第2図は本発明のコイルパターン図、第3図
は多層化を行つた場合の本発明の積層型インダク
タの構成例を示す図、第4図は積層、焼結された
本発明の積層型インダクタの外観図、第5図は本
発明の積層型インダクタの中心断面図である。
図において、11……導体パターン、21……
磁性体を形成するシート、22及び23……コイ
ルパターンの中心、24……シートの中央、25
……第1層のパターン、26……第2層のパター
ン、27……スルホール、31……第1層と第2
層を合わせたシート、32……中から外へ出るパ
ターン、33……外から中へ入いるパターン、3
4……とり出し端子、35……磁性体を形成する
シート、36……ダミーのシート、37……とり
出し電極パターン、38……スルホール、41…
…外部電極、50……一方の外部電極、51……
もう一方の外部電極、52……磁界のループ。
Fig. 1 is a structural diagram of a conventional multilayer chip inductor, Fig. 2 is a coil pattern diagram of the present invention, Fig. 3 is a diagram showing an example of the structure of the multilayer inductor of the present invention when multilayered. FIG. 4 is an external view of a laminated and sintered multilayer inductor of the present invention, and FIG. 5 is a central sectional view of the multilayer inductor of the present invention. In the figure, 11... conductor pattern, 21...
Sheets forming magnetic material, 22 and 23... Center of coil pattern, 24... Center of sheet, 25
...First layer pattern, 26...Second layer pattern, 27...Through hole, 31...First layer and second layer
Sheet with combined layers, 32...pattern coming out from the inside, 33...pattern coming in from the outside, 3
4... Takeout terminal, 35... Sheet forming magnetic material, 36... Dummy sheet, 37... Takeout electrode pattern, 38... Through hole, 41...
...External electrode, 50...One external electrode, 51...
The other external electrode, 52...magnetic field loop.
Claims (1)
ンダクタであつて、磁性体内において1本の導電
体が該磁性体内の所定の2点をそれぞれ周回し、
かつ該2点の中間の位置で磁性体を介して交差す
るように配置されており、該導電体の両端はスル
ホールととり出し電極パターンを介して該積層体
表面に露出する位置に形成されたとり出し端子と
接続しており、該積層体表面には該とり出し端子
と接続する外部電極が形成されていることを特徴
とする積層型インダクタ。1. A laminated inductor consisting of a laminated body of a magnetic material and a conductive material, in which one conductive material circulates around two predetermined points within the magnetic material,
and are arranged so as to intersect with each other through a magnetic material at a position midway between the two points, and both ends of the conductive material are formed at positions exposed to the surface of the laminate through the through-hole and the lead-out electrode pattern. What is claimed is: 1. A multilayer inductor, which is connected to a lead-out terminal, and has an external electrode formed on the surface of the laminate to be connected to the lead-out terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP788283A JPS59132604A (en) | 1983-01-20 | 1983-01-20 | Laminated inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP788283A JPS59132604A (en) | 1983-01-20 | 1983-01-20 | Laminated inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59132604A JPS59132604A (en) | 1984-07-30 |
JPH0416927B2 true JPH0416927B2 (en) | 1992-03-25 |
Family
ID=11677976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP788283A Granted JPS59132604A (en) | 1983-01-20 | 1983-01-20 | Laminated inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59132604A (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216314A (en) * | 1985-03-20 | 1986-09-26 | Toko Inc | How to trim a multilayer inductor |
JPS61173166U (en) * | 1985-04-16 | 1986-10-28 | ||
JPH0432777Y2 (en) * | 1985-04-16 | 1992-08-06 | ||
JPS625617U (en) * | 1985-06-25 | 1987-01-14 | ||
JPS6226010U (en) * | 1985-07-29 | 1987-02-17 | ||
JPH0254505A (en) * | 1988-08-17 | 1990-02-23 | Murata Mfg Co Ltd | Laminate type inductor |
JP2539613Y2 (en) * | 1989-12-27 | 1997-06-25 | 京セラ株式会社 | Chip inductor |
JP2003068528A (en) * | 2001-08-24 | 2003-03-07 | Murata Mfg Co Ltd | Common mode choke coil |
DE10233980A1 (en) * | 2002-07-25 | 2004-02-12 | Philips Intellectual Property & Standards Gmbh | planar inductor |
JP4854615B2 (en) * | 2007-07-10 | 2012-01-18 | 新電元工業株式会社 | Magnetic parts |
-
1983
- 1983-01-20 JP JP788283A patent/JPS59132604A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59132604A (en) | 1984-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5515022A (en) | Multilayered inductor | |
JP3201309B2 (en) | Laminated coil and method of manufacturing the same | |
JP3509058B2 (en) | Multilayer ferrite chip inductor array | |
US4731297A (en) | Laminated components of open magnetic circuit type | |
JPH0416927B2 (en) | ||
JP2626143B2 (en) | Composite laminated electronic components | |
JPS5924535B2 (en) | Laminated composite parts | |
JP2002343649A (en) | Laminated ceramic chip component | |
JPS6228891B2 (en) | ||
JPS6119179B2 (en) | ||
JPS637016B2 (en) | ||
JP2002170740A (en) | Lc composite component | |
JPH02310905A (en) | Inductor | |
KR100293307B1 (en) | Multilayer Ferrite Inductor and Manufacturing Method | |
JPH0115159Y2 (en) | ||
JPH0447950Y2 (en) | ||
JP2002246267A (en) | Multilayer composite device and its producing method | |
JP2938631B2 (en) | Manufacturing method of multilayer ceramic inductor | |
JP2600127Y2 (en) | Multilayer chip EMI removal filter | |
JPH0215411Y2 (en) | ||
JPH05152134A (en) | Green sheet for inductance component and inductance component using thereof | |
JP2958804B2 (en) | Multilayer chip common mode choke coil | |
JPS6031242Y2 (en) | LC composite parts | |
JPH0963845A (en) | Layered component and production thereof | |
JPH0365645B2 (en) |