JPH041586B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイツチ素子をオン・オフ動作させて
調整された電圧を負荷に供給するためのチヨツパ
型直流電源装置に関するものである。

〔従来の技術とその問題点〕

代表的な従来のチヨツパ型電源装置は、直流電
源と負荷との間に接続されたスイツチングトラン
ジスタと、このスイツチングトランジスタと負荷
との間に接続された平滑回路と、出力電圧検出回
路と、出力検出電圧と基準電圧とを比較する誤差
増幅器と、三角波発生器と、三角波と誤差出力と
を比較してPWMパルスを形成するコンパレータ
と、このコンパレータとスイツチングトランジス
タとの間に接続された駆動回路とから成る。この
PWMタイプのチヨツパ型電源装置は、スイツチ
ングトランジスタを一定周波数で安定的にオン・
オフ動作させることができるという長所を有する
反面、三角波発生器、コンパレータ、及び駆動回
路が必要になるため、このコストが高くなるとい
う欠点を有する。

別の代表的なチヨツパ型電源装置は、例えば特
開昭48−2016号公報に開示されているように、直
流電源と負荷との間にスイツチングトランジスタ
とリアクトルとを接続し、リアクトルに正帰還用
の駆動巻線を電磁結合させ、この駆動巻線によつ
てスイツチングトランジスタをオン・オフ制御す
るように構成されている。この正帰還タイプのチ
ヨツパ型電源装置では、スイツチングトランジス
タのコレクタ電流をI_C、ベース電流をI_B、電流増
幅率をh_FEとした場合、コレクタ電流I_Cが零から
徐々に増大し、I_C＝I_B×h_FEになつた時にスイツチ
ングトランジスタのターン・オフが生じる。出力
電圧の調整は、ベース電流I_Bの大きさを変化させ
ることによつて行われる。例えば、ベース電流を
減少させると、スイツチングトランジスタのオン
時間幅が小さくなり、出力電圧が低下する。

ところで、ベース電流の調整は、駆動巻線から
スイツチングトランジスタに供給するベース電流
の一部をバイパスさせることによつて行う。従つ
て、バイパスされた電流は電力損失を生じさせ
た。更に正帰還タイプのチヨツパ型電源装置にお
いては、負荷の要求電力が小さい場合（軽負荷
時）には、スイツチングトランジスタのオン時間
幅及びオフ時間幅の両方が小さくなり、スイツチ
ングトランジスタのオン・オフ繰返し周波数が高
くなる。この結果、単位時間当りのスイツチング
トランジスタのターン・オン及びターン・オフの
回数が多くなり、全電力損失に対するスイツチン
グに基づく電力損失の割合が大きくなる。また、
従来の正帰還型チヨツパ回路ではスイツチングト
ランジスタを流れる電流波形が零から徐々に立上
る三角波となるため、出力電圧のリツプルが大き
くなり、且つ単一のスイツチングトランジスタに
よつて大きな電力供給を行うことができない。

そこで、本発明の目的は、回路構成が単純であ
り、且つ比較的大きな電力を供給することができ
るチヨツパ型直流電源装置を提供することにあ
る。

〔問題点を解決するための手段〕

上記問題点を解決し、上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と
他端との間に負荷を介して又は介さないで接続さ
れたスイツチ素子と、前記スイツチ素子に直列に
接続されたリアクトルと、前記スイツチ素子をオ
ン・オフ制御する制御回路と、前記スイツチ素子
と前記リアクトルとの直列回路に基づいて得られ
る出力を平滑して負荷に供給するための平滑手段
とから成るチヨツパ型直流電源装置において、前
記制御回路が、前記リアクトルに電磁結合され且
つ前記スイツチ素子を正帰還駆動するように前記
スイツチ素子に接続された駆動巻線と、充電電圧
によつて前記スイツチ素子をオンにすることがで
きるように前記駆動巻線に直列に接続されたコン
デンサと、前記直流電源と前記コンデンサとの間
に接続されており、且つ前記スイツチ素子をオン
にすることができる電圧レベルまで前記コンデン
サを時定数を有して充電するための抵抗を有して
いる充電回路と、前記スイツチ素子をオン状態か
らオフ状態に転換させるためのオフ制御回路と、
前記負荷に供給する電圧を検出するための電圧検
出手段と、基準電圧源と、前記電圧検出手段と前
記基準電圧源とに接続され、前記電圧検出手段か
ら得られる検出電圧と前記基準電圧源から得られ
る基準電圧との差に対応する信号を出力し、この
出力によつて前記コンデンサの充電電流又は前記
オフ制御回路によつて前記スイツチ素子をオン状
態からオフ状態への転換させる時点を制御する回
路とを備えていることを特徴とするチヨツパ型直
流電源装置に係わるものである。

〔作用〕

上記発明のコンデンサが所定電圧レベルまで充
電されると、スイツチ素子は強制的にオフ状態か
らオン状態に急速に転換し、スイツチ素子はコン
デンサの電圧と駆動巻線の電圧の和で駆動され、
スイツチ素子のオン開始時点直後から比較的大き
な電流がリアクトルに流れる。従つて、本発明の
回路は負荷に対する電力供給能力が大きい。

〔第１の実施例〕 第１図は本発明に従う第１の実施例のチヨツパ
型直流安定化電源装置を示す。直流電源１の一端
と負荷２の一端との間に、電流検出抵抗３、Ｐチ
ヤネルMOS型電界効果トランジスタ即ちFET
４、及びリアクトル５が順次に直列接続されてい
る。直流電源１の他端と負荷２の他端とは共通ラ
イン６によつて接続されている。直流電源１は商
用交流電源に接続された整流平滑回路から成り、
変動の可能性のある電圧を供給する。

FET４は、ソースＳ、ドレインＤ、ゲートＧ
を有し、ソースＳが電流検出抵抗３に、ドレイン
Ｄがリアクトル５に接続されている。このFET
４は、ゲートＧにスレツシホールド電圧を越える
負の電圧が印加された時にオン状態になるＰチヤ
ネル・エンハンスメント型に構成されている。

リアクトル５の入力側端子と共通ライン６との
間に整流用ダイオード７が接続され、リアクトル
５の出力側端子と共通ライン６との間に平滑用コ
ンデンサ８が接続されている。

FET４のオン・オフ制御回路を構成するため
にFET４のソースとゲートとの間に接続された
駆動巻線９は、リアクトル５に電磁結合されてい
る。この駆動巻線９は、FET４を正帰還駆動す
るために設けたものであつて、破線で示すように
リアクトル５に電磁結合されている。

FET４のゲートとソースとの間において、巻
線９に直列に接続された第１のコンデンサ１０
は、FET４のオフ状態からオン状態への転換時
点を決定するためのものである。第１のコンデン
サ１０を所定の充電時定数を有して充電するため
の抵抗１１は、第１のコンデンサ１０と共通ライ
ン６との間に接続されている。

FET４をオン状態からオフ状態に転換制御す
るために、電流検出抵抗３の電源側端子とゲート
Ｇとの間に、逆流阻止用ダイオード１２を介して
トランジスタ１３が接続されている。トランジス
タ１３のベースにバイアス電圧を与える抵抗１４
が電流検出用抵抗３のFET側端子とトランジス
タ１３のベースとの間に接続されている。このバ
イアス用抵抗１４に並列にリツプ電圧除去用の第
２のコンデンサ１５が接続されている。

バイアス用抵抗１４の両端間電圧V₃を負荷電
圧（出力電圧）に基づいて制御するために、電圧
検出抵抗１６，１７、基準電圧源１８、誤差増幅
器１９が設けられている。２つの電圧検出抵抗１
６，１７は、負荷電圧を分割して検出するため
に、出力ライン２０と共通ライン６との間に接続
されている。誤差増幅器１９の一方の入力端子は
２つの抵抗１６，１７の電圧分割点に接続され、
他方の入力端子は基準電圧源１８に接続され、出
力端子は抵抗１４の一端に接続されている。この
結果、抵抗１４は、直流電源１の一端と誤差増幅
器１８の出力端子との間に電流検出用抵抗３を介
して接続されている。

（動作） 直流電源１による電力供給が開始されると、直
流電源１、電流検出用抵抗３、巻線９、第１のコ
ンデンサ１０、及び抵抗１１から成る閉回路で第
１のコンデンサ１０の充電が開始する。第１のコ
ンデンサ１０の充電が所定時定数に従つて進み、
この電圧V₁がFET４のスレツシホールド電圧V_th
に達すると、FET４がオフ状態からオン状態に
転換する。第２図には、FET４が起動後におい
てオン・オフ動作をしている状態が示されている
が、起動時の動作も実質的に同一であり、起動時
のFET４のオフ状態からオン状態への転換も、
第２図Ｃのt₁時点におけるゲート・ソース間電圧
V_GSとスレツシホールド電圧V_thとの関係と同一の
原理で行われる。FET４が第２図の例えばt₁時点
でオン状態に転換すると、コンデンサ１０の電圧
と駆動巻線９の電圧との和でFET４が駆動され
るため、FET４のドレイン電流I_Dが第２図Ｂに示
す如く最初から比較的大きなレベルで流れ始め、
傾斜を有して増大する。このドレイン電流I_Dはリ
アクトル５を通つて平滑用コンデンサ８及び負荷
２に流れる。FET４のオン期間には電源電圧V_a
と出力ライン２０の電圧との差にほぼ等しい電圧
がリアクトル５に加わる。駆動巻線９はリアクト
ル５に電磁結合されているので、両者の巻数比に
対応した電圧が駆動巻線９に得られる。FET４
のオン期間に駆動巻線９に得られる電圧V₂の向
きは、ソースＳ側で高く、ゲートＧ側で低くなる
ように決定されているので、ＰチヤネルMOS−
FET４をオン駆動する向きである。従つて、
FET４のオン状態は、駆動巻線９に得られる正
帰還電圧V₂によつて維持される。FET４のオン
期間t₁〜t₂においては、ソース・ドレイン間電圧
がV_DSが第２図Ａに示す如くほぼ零になる。FET
４に直列にインダクタンスを含むリアクトル５が
接続されているため、ドレイン電流I_Dは第２図Ｂ
に示す如く時間と共に増大する。この結果、電流
検出抵抗３の両端電圧V₄も第２図Ｂのドレイン
電流I_Dに比較して、オン期間（t₁〜t₂）に時間と
共に増大する。

一方、バイアス用抵抗１４の両端電圧V₃は、
電源１の電圧Vaと誤差増幅器１９の出力電圧Vb
との差の値（Va−Vb）を電流検出抵抗３とバイ
アス用抵抗１４とで分割した値である。負荷２に
供給される出力電圧は通常は急激に変化しないの
で、抵抗１４の両端電圧V₃は直流的（平坦）な
値である。トランジスタ１３のベースとエミツタ
との間には、バイアス用抵抗１４と電流検出抵抗
３との直列回路が接続されているために、第２図
Ｈに示すバイアス電圧V₃と電流検出電圧V₄との
和（V₃＋V₄）がトランジスタ１３のベース・エ
ミツタ間に加わる。トランジスタ１３のベース・
エミツタ間電圧V_BEがドレイン電流I_Dの増大に対
応して徐々に高くなり、第２図Ｈに示す如くt₂で
このスレツシホールド電圧（約0.6V）に達する
と、トランジスタ１３がオン状態になる。この結
果、FET４のソース・ゲート間が電流検出抵抗
３とトランジスタ１３と、ダイオード１２とから
成る回路で短絡され、FET４のオン状態を維持
することが不可能になり、FET４はオン状態か
らオフ状態に転換する。

FET４のオフ期間（t₂〜t₄）では、リアクトル
５に蓄積されているエネルギーが、リアクトル
５、負荷２及び／又はコンデンサ８、ダイオード
７から成る閉回路で放出される。この時、ダイオ
ード７がオン状態になり、ここに第２図Ｄに示す
如く電流I_Fが流れる。リアクトル５の出力電流I_L
は、第２図Ｂに示すFET４のオン期間（t₁〜t₂）
の電流I_Dと第２図Ｄに示すオフ期間（t₂〜t₄）の
電流I_Fとの合成となり、第２図Ｅに示す如く平滑
された状態に流れる。

t₂時点でFET４がオフ状態に転換すると、ドレ
イン電流I_Dが実質的に零になるので、電流検出電
圧V₄でトランジスタ１３のオンを維持すること
が不可能となり、トランジスタ１３でFET４の
オフ制御を継続するとは不可能になる。しかし、
駆動巻線９の電圧V₂の向きがオン期間と逆にな
るために、FET４がすぐにオンに戻ることはな
く、FET４のオフ状態が維持される。

FET４のオフ期間（t₂〜t₄）においては、第１
のコンデンサ１０が電源１の電圧Vaと駆動巻線
９の電圧V₂との和に基づいて充電される。第１
のコンデンサ１０に対して充電抵抗１１と電流検
出抵抗３とが直列接続されているため、これ等の
抵抗値Ｒとコンデンサ１０の容量Ｃとで決まる時
定数でコンデンサ１０の充電が第２図Ｆに示す如
く進む。コンデンサ１０の充電が進み、V₁＋V₂
（V₁とは逆極）がFET４のスレツシホールド電圧
V_thを横切ると、FET４は再びオン状態になる。
これにより、FET４が自動的に断続動作する。

コンデンサ１０の電圧V₁の変化を更に詳しく
説明すると次の通りである。t₂〜t₃の区間では、
電源１の電圧Vaと第２図Ｇに示す巻線電圧V₂と
の和の電圧に基づいてコンデンサ１０が充電され
る。このt₂〜t₃期間ではコンデンサ１０の電圧V₁
の極性はソース側が負、ゲート側が正である。t₃
時点になると、コンデンサ１０の電圧V₁は零ボ
ルトになる。t₃〜t₄期間ではコンデンサ１０が正
極に充電され、ソース側が正、ゲート側が負とな
り、FET４をオン駆動することができる向きの
電圧となる。t₃〜t₄期間の巻線電圧V₂は、ゲート
側が正となる極性を有しているため、正極のコン
デンサ電圧V₁が逆極の巻線電圧V₂を打ち消した
後にスレツシホールド電圧V_thに達する。V₁＋V₂
から成るゲート・ソース間電圧V_GSがt₄時点でス
レツシホールド電圧V_thに達し、FET４がオン状
態に転換すると、第２図Ｇに示す如く巻線電圧
V₂の向きが逆になり、FET４が正帰還駆動され
る。

t₄時点で巻線９に正方向電圧が発生すると、巻
線９とFET４のソース・ゲート間容量とコンデ
ンサ１０とから成る閉回路で、コンデンサ１０が
逆方向に充電され、第２図Ｆに示す如く逆極性電
圧になる。コンデンサ１０の逆充電の閉回路中の
抵抗は極めて小さいので、逆充電動作が迅速に行
われる。従つて、第２図Ｆではt₁，t₄の過渡期間
は垂直方向に延びる一本の線で電圧変化が近似的
に示されている。

t₅時点でFET４がオンからオフに転換すると、
巻線９に第２図Ｇに示す如く逆方向電圧（コンデ
ンサ１０を正方向充電する電圧）が発生する。ま
たこの時、トランジスタ１３がコンデンサ１０か
ら成る閉回路が形成され、巻線９の電圧でコンデ
ンサ１０が急激に充電され、この電圧が急激に高
くなる。トランジスタ１３は短時間オン状態にな
るのみであるから第２図ではこの時間幅が省略さ
れている。

トランジスタ１３がオフになつた後のt₅〜t₆期
間では、電源電圧Vaと巻線電圧V₂とによつてコ
ンデンサ１０が充電される。このt₅〜t₆期間の充
電は、抵抗１１を含む閉回路で行れるので、コン
デンサ電圧V₁は傾斜を有して増大する。

（定電圧制御動作） 出力ライン２０と共通ライン６との間の電圧は
抵抗１６，１７で分割されて誤差増幅器１９の入
力となる。誤差増幅器１９は出力検出電圧と基準
電圧源１８の電圧との差に対応した出力を発生す
る。この例では基準電圧源１８が誤差増幅器１９
の非反転入力端子に接続されているので、出力検
出電圧が高くなると、誤差増幅器１９の出力電圧
Vbも低くなる。抵抗１４の両端電圧V₃は、誤差
増幅器１９の出力電圧Vbと電源電圧Vaとの差の
値Va−Vbを抵抗１３，１４で分割したものであ
るから、誤差出力電圧Vbに追従して変化する。
従つて、抵抗１４は可変バイアス電圧源として機
能する。

FET４がオンからオフに転換する時点は、抵
抗３の電流検出電圧V₄と抵抗１４のバイアス電
圧V₃とに依存して変化する。第３図のt₁〜t₂期間
は、入力電圧（電源電圧Va）が低い場合、t₂〜t₃
期間は入力電圧が高い場合、t₃〜t₄の期間はドレ
イン電流（負荷電流）が大の場合、t₄〜t₅の期間
はドレイン電流が小の場合の各部の波形を示す。
t₁〜t₂の入力電圧が低い場合には、オン開始時の
ドレイン電流I_D及び電流検出電圧V₄も小になるの
で、第３図Ｄに示す如くV_BEが0.6Vに達するまで
に比較的長い時間がかかり、オン時間幅が長くな
る。

t₂〜t₃の入力電圧が高い場合には、オン開始時
の電流検出電圧V₄が△Ｖだけ高くなるので、V_BE
が0.6Vに達するまでの時間が短かくなり、オン
時間幅が短かくなる。

t₃〜t₄のドレイン電流I_Dが大の場合には、出力
ライン２０の電圧が低下する傾向となり、誤差出
力電圧Vbは逆に高くなる。このため、抵抗１４
の電圧V₃が低くなる。従つて、ドレイン電流I_Dが
大きくても、トランジスタ１３のV_BEが0.6Vに達
するまでの時間が長くなり、必要なオン時間幅が
得られる、出力電圧が所望値に戻される。

t₄〜t₅のドレイン電流が小の場合には、出力電
圧が高くなる傾向になり、誤差出力電圧Vbが低
くなり、抵抗１４の電圧V₃が高くなる。このた
め、ドレイン電流I_Dの振幅が小さくても、第３図
Ｄに示す如く比較的早くV_BEが0.6Vに達し、出力
電圧を所望値に戻す。

上述から明らかな如く、第１図のチヨツパ型直
流電源装置は次の利点を有する。

(1) FET４のオフ状態からオン状態への転換時
点は第１のコンデンサ１０の充電電圧V₁によ
つて決定され、オン状態からオフ状態への転換
時点はバイアス電圧V₃と電流検出電圧V₄との
和によつて決定される。従つて、FET４のオ
ン・オフ周期が入力電圧の変動及び負荷電流の
変動に応じて大幅に変化しない。負荷電流が小
さい時に、FET４の単位時間当りのスイツチ
ング回数が少なくなると、チヨツパ型電源回路
の全電力損失に対するFET４のスイツチング
に基づく電力損失の割合が小さくなる。

(2) トランジスタ１４は、FET４がオン状態か
らオフ状態に転換する時に、瞬間的にオン状態
になり、その他の期間はオフ状態であるので、
トランジスタ１４における電力損失が少ない。

(3) 三角波発振器、及び電圧コンパレータが使用
されていないので、回路構成が簡単になつてい
る。

(4) FET４をオンからオフに制御するための抵
抗３を含む回路でFET４の過電流保護も行う
ことができる。

(5) FET４のオン開始時点から比較的大きなド
レイン電流I_Dが流れるので、大きな電力を供給
することができ、且つリツプル成分が小さくな
る。

〔第２の実施例〕 次に、第４図に示す第２の実施例のチヨツパ型
電源装置を説明する。但し、この第４図、後で説
明する第５図〜第１８図において、第１図と共通
する部分には同一の符号を付してその説明を省略
する。

第４図のチヨツパ回路の充電用抵抗１１は、コ
ンデンサ１０の一端とリアクトル５の出力ライン
２０との間に接続されている。従つて、コンデン
サ１０の充電は、電源１と電流検出抵抗３と巻線
９とコンデンサ１０と抵抗１１と負荷２から成る
回路で行われる。その他は第１図と同じである。

〔第３の実施例〕 第５図に示す第３の実施例の回路は、第１図の
回路にコンデンサ２１とダイオード２２，２３と
抵抗２４とを付加したものである。コンデンサ２
１は巻線９にダイオード２２を介して並列に接続
され、FET４のオン時に得られる巻線９の電圧
V₂によつて充電される。第１のコンデンサ１０
と新たに設けた電源用コンデンサ２１との間には
ダイオード２２を介して抵抗２４が接続されてい
るので、FET４のオフ期間に電源用コンデンサ
２１、巻線９、第１のコンデンサ１０、ダイオー
ド２３、抵抗２４から成る閉回路が形成され、電
源用コンデンサ２１の電圧の助けを借りてコンデ
ンサ１０が充電される。その他は、第１図と同一
である。

〔第４の実施例〕 第６図に示す第４の実施例では、FET４がｎ
チヤネル型に、トランジスタ１３がnpn型に変え
られている。また、FET４のドレインＤが電源
１側に接続されているので、電流検出抵抗３はソ
ースと負荷２との間に接続され、リアクトル５は
電源１とドレインとの間に接続されている。
FET４のソースとゲートとに対するトランジス
タ１３、コンデンサ１０、巻線９等の接続関係は
第１図と本質的に同一である。なお、充電抵抗１
１は、電源１の正端子とコンデンサ１０の一端と
の間に接続されている。

リアクトル５がFET４と電源１との間に接続
されているため、FET４のオフ期間にリアクト
ル５のエネルギーを直接に負荷２に放出するとが
できない。このため、リアクトル５に電磁結合さ
せたエネルギー放出巻線２５がダイオード７を介
して負荷２に並列に接続されている。これによ
り、第１図の回路と同様にチヨツパ出力を平滑す
ることが可能になる。この第６図ではFET４が
ｎチヤネル型であるからコンデンサ１０がゲート
側が正となる極性に所定値以上に充電された時
に、FET４がオンに転換する。その他の動作は
本質的に第１図と同一である。

〔第５の実施例〕 第７図に示す第５の実施例の回路は、第６図の
回路の一部を変更したものであり、電流検出抵抗
３がダイオード７と平滑コンデンサ８との間に移
されている。その他の点は第６図と同質的に同一
である。

〔第６の実施例〕 第８図に示す第６の実施例の回路は、リアクト
ル５を第１図と同様にFET４と負荷２との間に
接続し、FET４を第６図と同様にｎチヤネル型
にしたものである。なお、この第８図では、主電
源１に直列に接続された補助電源２６とコンデン
サ１０との間に充電抵抗１１が接続されている。

〔第７の実施例〕 第９図に示す第７の実施例の回路は、第１図の
バイアス用抵抗１４の代りにコンデンサ１４ａを
接続し、第１図のコンデンサ１５の所にダイオー
ド１５ａを接続したものである。この他の回路構
成は、第１図と同一である。

第９図の各部の状態を示す第１０図から明らか
な如く、第１のコンデンサ１０の充電電圧V₁に
依存したFET４のオン転換動作は、第１図の回
路と同一である。一方、FET４のオフ転換動作
は、第２のコンデンサ１４ａの充電電圧に依存し
て行われている。第２のコンデンサ１４ａは、抵
抗２７を介して巻線９に並列に接続されているの
で、FET４のオン期間t₁〜t₂における巻線９の正
方向電圧によつて充電される。また、電源電圧
Vaと誤差電圧Vbとの差の電圧Va−Vbが電流検
出抵抗３を介して第２のコンデンサ１４ａに加わ
り、これによつても第２のコンデンサ１４ａが充
電される。第２図のt₂〜t₄期間（オフ期間）に
は、巻線９に逆方向の電圧が発生するため、第２
のコンデンサ１４ａ電荷は抵抗２７を介した逆方
向に充電される。第２のコンデンサ１４ａに並列
に接続されたダイオード１５ａはコンデンサ１４
ａ約−0.6Vまで逆充電された時にオン状態にな
り、約0.6Vの順方向電圧降下が得られる。従つ
て、第２のコンデンサ１４ａの逆方向充電電圧レ
ベルは約−0.6Vに固定される。FET４がオンに
転換して巻線９に正帰還電圧が発生すると、コン
デンサ１４ａの充電が開始し、充電電圧V₃が
徐々に高くなる。コンデンサ１４ａの電圧V₃と
電流検出電圧V₄との和が約0.6Vになると、トラ
ンジスタ１３がオン状態に転換し、FET４がオ
フ状態に転換する。

出力ライン２０の電圧が所定値よりも低くなつ
た時には、誤差増幅器１９の出力電圧Vbが高く
なり、電源電圧Vaと誤差電圧Vbとに依存した第
２のコンデンサ１４ａの充電電流が減少し、巻線
電圧V₂に基づく充電電流と電源電圧Vaに基づく
充電電流との加算値も低くなり、第１０図Ｈで点
線で示すようにコンデンサ電圧V₃の傾斜がゆる
くなる。このため、V₃＋V₄がトランジスタ１３
をオンにする値（約0.6V）に達するまでの時間
幅が長くなり、FET４のオン時間幅も長くなり、
出力電圧が所望値に戻される。

この第７の実施例も第１の実施例と同様な利点
を有する。

〔第８の実施例〕 第１１図に示す第８の実施例の回路は第９図の
回路から電流検出抵抗３を除去したものである。
この場合にはトランジスタ１３のオン状態への転
換が第２のコンデンサ１４の電圧のみに依存す
る。その他は第９図と同一である。

〔第９の実施例〕 第１２図に示す第９の実施例の回路は、第９図
の回路の一部を変形したものである。この例で
は、第１のコンデンサ１０の充電時定数を変える
ために、抵抗２８を介してトランジスタ２９が第
１のコンデンサ１０に並列接続され、このトラン
ジスタ２９のベースに誤差増幅器１９の出力が接
続されている。従つて、出力電圧が例えば高くな
ると、誤差増幅器１９の出力電圧Vbが低くなり、
トランジスタ２９のベース電流が多くなり、トラ
ンジスタ２９のエミツタ・コレクタ間抵抗が小さ
くなり、巻線９を介して第１のコンデンサ１０に
流れ込む充電電流がトランジスタ２９にバイパス
する量が大きくなり、第１のコンデンサ１０の充
電速度が遅くなり、第２図Ｆ又は第１０図Ｆに示
したコンデンサ電圧V₁のオフ期間t₂〜t₄の傾斜が
ゆるくなり、FET４のオフ期間が長くなり、出
力電圧は所望値に戻される。出力電圧が高くなつ
た時には、低い時の逆の動作になる。この様に
FET４のオフ時間幅を制御しても、第１〜第８
の実施例と同様な利点が得られる。

〔第10の実施例〕 第１３図に示す第10の実施例の回路は、第１図
の回路を変形したものであり、リアクトル５が負
荷２に並列に接続され、ダイオード７がFET４
と負荷２との間の出力ライン２０に直列に接続さ
れている。ダイオード７の接続の極性は、アノー
ドが負荷２側及びカソードがFET４側になつて
いる。従つて、FET４のオン期間にダイオード
７がオフ状態になり、FET４のオフ期間にリア
クトル５に下向きの電圧が発生し、ダイオード７
がオンになる。従つて、コンデンサ８は下側が正
になるように充電される。FET４のオフ期間に
おけるリアクトル５の電圧の向きが第１図と逆に
なるため、基準電圧源１８の極性も第１図と逆に
なつている。なお、第１３図の回路では、FET
４のオン期間にリアクトル５に蓄えられたエネル
ギーがFET４のオフ期間にコンデンサ８及び負
荷２に向つて放出される。

〔第11の実施例〕 第１４図に示す第11の実施例のチヨツパ型直流
電源装置は、第１図と接続において相違している
が、原理は本質的に同一である。この第１４図の
FET４はｎチヤネル型であり、負荷２に対して
並列に接続されている。即ち、電源１に対して、
リアクトル５とFET４と電流検出抵抗３とから
成る直列回路が並列接続されているが、負荷２は
この直列回路内に接続されていない。リアクトル
５は電源１とFET４との間に接続されている。
このリアクトル５のエネルギーをFET４のオフ
期間に負荷２側に放出するために、リアクトル５
と負荷２との間にダイオード７が接続されてい
る。FET４をオン・オフ駆動するための、電流
検出抵抗３、駆動巻線９、コンデンサ１０、充電
抵抗１１、ダイオード１２、トランジスタ１３、
可変バイアス用抵抗１４、リツプル除去用コンデ
ンサ１５が、FET４に対して第１図と同様な関
係になる様に接続されているが、FET４がｎチ
ヤネルであるために、駆動巻線９、ダイオード１
２、トランジスタ１３の極性が第１図と逆になつ
ている。

第１４図の回路において、コンデンサ１０が抵
抗１１を通して所定レベルまで充電されると、
FET４がオン状態に転換する。FET４のオン期
間にはダイオード７が逆バイアスでオフ状態に保
たれているので、平滑コンデンサ８から負荷２に
電力が供給される。FET４のオン期間にはリア
クトル５に電源１の電圧Vaのほぼ全部が印加さ
れ、リアクトル５にエネルギーが蓄積されると共
に、駆動巻線９に正帰還電圧V₂が得られ、FET
４のオン状態が維持される。FET４がオン状態
になると、ドレイン電流が徐々に増大するため
に、電流検出抵抗３の電圧V₄も徐々に増大し、
V₃＋V₄がほぼ0.6Vになると、トランジスタ１３
がオンになり、FET４はオフに転換する。FET
４がオフになると、ダイオード７が順バイアスと
なつて導通し、電源１の電圧Vaにリアクトル５
の電圧が加算されてコンデンサ８及び負荷２に供
給される。従つて、電源１の電圧Vaよりも高い
電圧を負荷２に供給することができる。

FET４のオン・オフ制御動作は、第１図と全
く同一原理で生じるので、第１図と同一の作用効
果が得られる。

〔第12の実施例〕 第１５図に示す第12の実施例の回路は、第１４
図の電流検出抵抗３の位置を変えたものであり、
共通ライン６に直列に電流検出抵抗３が接続され
ている。

〔第13の実施例〕 第１６図に示す第13の実施例の回路は、第１４
図における抵抗１４をコンデンサ１４ａに置き換
え、コンデンサ１５をダイオード１５ａに置き換
え、コンデンサ１４ａと巻線９との間に抵抗２７
を接続したものである。要するに、第１４図のオ
フ制御回路部分を第９と同一にしたものである。

〔第14の実施例〕 第１７図に示す第14の実施例の回路は、第１６
図の回路の一部を変形したものであり、第１のコ
ンデンサ１０に抵抗２８を介して並列にトランジ
スタ２９が接続され、このトランジスタ２９のベ
ースに誤差増幅器１９の出力が接続されている。
即ち、第１７図の回路は、第１２図の電圧制御方
式を第１６図のチヨツパ回路に適用したものであ
る。

〔第15の実施例〕 第１８図に示す第15の実施例の回路は、第１図
のFET４をトランジスタ４ａに置き換えたもの
である。このトランジスタ４ａのエミツタ、コレ
クタ、ベースは第１図のFET４のソース、ドレ
イン、ゲートに対応するように接続されている。
なお、巻線９によつてトランジスタ４ａのオン時
のベース電流を継続させるために、コンデンサ１
０に並列にダイオード３１を介して抵抗３２が接
続されている。従つて、巻線９に得られる正帰還
電圧に基づくベース電流は、巻線９、トランジス
タ４ａのエミツタ・ベース間、抵抗３２、ダイオ
ード３１の閉回路で流れる。

〔変形例〕

本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。

(1) 第４図、第５図、第６図、第７図及び第８図
の抵抗１４とコンデンサ１５とを第９図のコン
デンサ１４ａとダイオード１５ａとに置き換え
てもよい。

(2) 第１２図に示す抵抗２８とトランジスタ２９
とによつて第１のコンデンサ１０の充電時定数
制御方式を、第１１図の回路にも適用可能であ
る。

(3) FET４を並列及び／又は直列接続された複
数のFETとしてもよい。

(4) トランジスタ１３をFETとしてもよい。

(5) 第４図〜第９図、第１１図〜第１７図の
FETをトランジスタに置き換え、第１のコン
デンサ１０に並列に第１８図と同様に抵抗を介
してダイオードを接続してもよい。

〔発明の効果〕

上述から明らかな如く本発明によれば、コンデ
ンサの電圧に基づいてスイツチ素子がオフからオ
ンに転換し、オン転換直後から比較的大きな電流
をリアクトルに流すことができるので、電力供給
能力を向上させることができる。

【図面の簡単な説明】

第１図は本発明に従う第１の実施例の直流電源
装置を示す回路図、第２図は第１図の各部の状態
を示す波形図、第３図は第１図の装置の入力電圧
及びドレイン電流の変化に対するI_D，V₄，V₃，
V_BEの変化を示す波形図、第４図、第５図、第６
図、第７図、第８図及び第９図は第２、第３、第
４、第５、第６及び第７の実施例の直流電源装置
をそれぞれ示す回路図、第１０図は第９図の各部
の状態を示す波形図、第１１図、第１２図、第１
３図、第１４図、第１５図、第１６図、第１７図
及び第１８図は、第８、第９、第10、第11、第
12、第13、第14及び第15の実施例の直流電源装置
をそれぞれ示す回路図である。 １……直流電源、２……負荷、３……電流検出
抵抗、４……電界効果トランジスタ、５……リア
クトル、６……共通ライン、９……巻線、１０…
…第１のコンデンサ、１１……抵抗、１２……ダ
イオード、１３……トランジスタ、１４……抵
抗、１５……コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 直流電源と、 前記直流電源の一端と他端との間に負荷を介し
   て又は介さないで接続されたスイツチ素子と、 前記スイツチ素子に直列に接続されたリアクト
   ルと、 前記スイツチ素子をオン・オフ制御する制御回
   路と、 前記スイツチ素子と前記リアクトルとの直列回
   路に基づいて得られる出力を平滑して負荷に供給
   するための平滑手段と から成るチヨツパ型直流電源装置において、 前記制御回路が、 前記リアクトルに電磁結合され且つ前記スイツ
   チ素子を正帰還駆動するように前記スイツチ素子
   に接続された駆動巻線と、 充電電圧によつて前記スイツチ素子をオンにす
   ることができるように前記駆動巻線に直列に接続
   されたコンデンサと、 前記直流電源と前記コンデンサとの間に接続さ
   れており、且つ前記スイツチ素子をオンにするこ
   とができる電圧レベルまで前記コンデンサを時定
   数を有して充電するための抵抗を有している充電
   回路と、 前記スイツチ素子をオン状態からオフ状態に転
   換させるためのオフ制御回路と、 前記負荷に供給する電圧を検出するための電圧
   検出手段と、 基準電圧源と、 前記電圧検出手段と前記基準電圧源とに接続さ
   れ、前記電圧検出手段から得られる検出電圧と前
   記基準電圧源から得られる基準電圧との差に対応
   する信号を出力し、この出力によつて前記コンデ
   ンサの充電電流を制御する又は前記オフ制御回路
   によつて前記スイツチ素子をオン状態からオフ状
   態への転換させる時点を制御する回路と を備えていることを特徴とするチヨツパ型直流電
   源装置。