JPH04155833A - 素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野１ 本発明は半導体素子、表面弾性波素子、磁気バブル素子
などの素子の製造方法に係り、特にリソグラフィーに位
相シフト型マスクを使用する際に有用な素子の製造方法
に関する。 【従来の技術】 マスクパターンを転・写する露光装置の解像力を向上さ
せる従来技術のひとつとして、マスク透過光に位相差を
導入する方法がある。例えば特開昭５８−１７３７４４
号では、露光波長に対応した特定の厚さの透明膜を所定
の位置に設けている。 位相シフト法の原理はマスク上の２つの透過部の片方に
透過光の位相を反転させるための透明膜（シフタ）を形
成する。シフタを透過した光は他の透過光と逆位相の為
、パタン境界部で光強度が０となりパタンか分離する。 すなわち、マスク上の光透過部１つ置きにシフタを配置
する必要がある。従って複雑なＬＳＩパタンに効率よく
シフタを配置することが重要な技術となる。 また、第１図に示すような場合、シフタの配置に不都合
が生じてしまうことがある。すなわち、第１図の１は遮
光部、２．３．４．５．６は光透退部で、２．４．６に
シフタ７．８．９を配置した。さらに２と５はつながっ
ている。この様な場合２と５の間にシフタの境界１０が
できてしまう。 このシフタの境界１０の光強度はＯであり、２と５は断
線してしまう。この様な位相シフト法の欠点に対する対
策については上記従来例では述へられていない。

【発明が解決しようとする課題】

上記従来技術の欠点は位相シフト法を実用化する上での
大きな障害になっていた。しかし、上記問題は位相シフ
ト法の原理的な問題であり、同一パタン層内での単純な
パタン配置の変更では、回避することは困難である。本
発明の目的は、上記シフタ配置における不都合を回避す
るための素子の製造方法を提供することにある。

【課題を解決するための手段） 上記目的を達成するために、本発明では配線層のシフタ
配置の不都合で生じる配線の断線を複数層のパタンを用
いて、回避する。同一配線内に位相シフタ端が生じてし
まう場合、配線は断線してしまう。そこで、その素子を
構成する他の配線層で上記断線部を電気的に連結するよ
うにした。−船釣工程では、対象となる第１の配線層を
形成した後、絶縁膜層を形成し、＃４Ａ紳層に導通孔を
形成し、しかる後、次の第２の配線層を形成する。上記
例では、第１の配線層の断線部の両側に絶縁膜層の導通
孔を配置し、その導通孔を通して第２の配線層で第１の
配線の断線部を連結する。上記断線部すなわちシフタの
端部の位置はできる限り配線密度の小さい部分にレイア
ウトし、配線層と導通孔の合わせ余裕を大きくとること
が好ましい。 また、補修用のパタンの発生をコンピュータを用いた自
動パタンレイアウトプログラムで行なうことにより、効
率良いパタン配置ができる。 【作用】 シフタの配置の不都合を別層で回避するようにしたこと
で、シフタの効果的な配置が可能となり、位相シフト法
のメリットを十分発揮したリソグラフィーが実現でき、
素子の高集積化、微細化が達成できる。 【実施例１ 以下、本発明の詳細な説明する。 （実施例１） 第２図（ａ）は本発明適用前の配線層のレイアウトを示
す図である。１１〜１４が配線層パタンであり、パタン
か微細な為、位相シフタの配置が必要である。しかし、
シフタを１１に配置すると１２．１３は同位相となりパ
タンの解像は低下する。このため、１２．１３の間隔を
広げて設計する必要がある。すなわちパタン占有面積が
大きくなる。 第２図（ｂ）に本発明を適用したパタンレイアウトを示
す。１５〜１９が第１の配線層、２２が第２の配線層、
２０．２１が第１の配線層と第２の配線層の導通孔であ
る。第１の配線層でシフタは１５．１７．１９に配置し
た。ここで、パタン１５と１８は分離しているため、（
ａ）のようなシフタ配置の不都合は起こらない。すなわ
ち、同一パタン内にシフタ端ができる場合、そのパタン
を予め分離してレイアウトし、その分離部分を別配線で
連結するようにした。 本実施例では上記分離部分をあらかじめ分離して設計し
たが、つないで設計しても、シフタ端を配置すれば同じ
結果が得られる。また、本実施例では分離部分の双方の
配線は近距離に位置しているが、これに限らず、十分離
れている、あるいは、分離部分を他の配線が通過するな
ど種々の場合があることは言うまでもない。これにより
、シフタ配置の不都合を回避でき、高密度配線が実現で
きる。 また、本実施例では第２の配線層を連結用に用いたが、
これに限らず、予め連結配線を形成するなど、素子を構
成する配線層の何れを用いることも可能である。その場
合、配線層の抵抗値を考慮して決定することが望ましい
。たとえば、ＭＯ５素子のゲート配線を第１の配線層に
あてはめた場合、電極配線層を第２の配線層として連結
用に用いれば良い。断線部連結専用の配線層を設けるこ
とも可能である。また、上記配線層とは電気的なものに
限らない、また、配線層に限らすシフタ配置の不都合を
修復する目的でその他の層を用いる事は、本発明の趣旨
にあてはまる事は言うまでもない。 また、シフタ配置の不都合が生じた場合、自動的に周囲
のパタンレイアウトを考慮して、連結部の配置を決定し
、眉間の合わせ余裕を考慮した配線幅の変更や、導通孔
および連結パタンの発生を行なうコンピュータプログラ
ムを用いることにより効率良いレイアウトが可能である
。 【発明の効果］ 本発明によれば、位相シフト法を素子製造に適用する際
のシフタ配置の制限を大幅に削減でき、複雑なパタンで
も微細化が可能となる。これにより、配線密度が大幅に
向上でき、ＵＬＳＩのチップ面積の小型化に有効である
。

【図面の簡単な説明】

第１図は従来法の問題点を示す図、第２図は本発明の実
施例のパタンレイアウトである。 符号の説明 １５〜１９・・・・第１の配線パタン ２０．２１・・・・導通孔 ２２・・・・第２の配線層

Claims (1)

1. 【特許請求の範囲】 １、光リソグラフィー工程で、位相シフト型マスクを用
   いた、配線層の形成において、同一配線パタン内で位相
   シフタの境界が発生する場合、その境界部をはさむ両側
   に導通孔を設け、別の配線層で、上記導通孔を連結した
   ことを特徴とする素子の製造方法。 ２、特許請求の範囲第１項の素子の製造方法を用い作成
   したことを特徴とする素子。 ３、上記シフタの境界部の決定、導通孔の発生、レイア
   ウトおよび、別の配線層での連結パタンの発生、レイア
   ウト機能を含むことを特徴とする、コンピュータ自動パ
   タンデザインプログラム。