[go: up one dir, main page]

JPH04152465A - データ処理システム及びデータ処理方法 - Google Patents

データ処理システム及びデータ処理方法

Info

Publication number
JPH04152465A
JPH04152465A JP2277552A JP27755290A JPH04152465A JP H04152465 A JPH04152465 A JP H04152465A JP 2277552 A JP2277552 A JP 2277552A JP 27755290 A JP27755290 A JP 27755290A JP H04152465 A JPH04152465 A JP H04152465A
Authority
JP
Japan
Prior art keywords
computer
synchronization
parallel execution
unit
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2277552A
Other languages
English (en)
Inventor
Koichiro Hotta
耕一郎 堀田
Hiroshi Nagakura
長倉 浩士
Eiji Yamanaka
栄次 山中
Hideki Nozaki
英樹 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2277552A priority Critical patent/JPH04152465A/ja
Priority to EP19910117661 priority patent/EP0481458A3/en
Publication of JPH04152465A publication Critical patent/JPH04152465A/ja
Priority to US08/337,238 priority patent/US5586320A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • G06F8/45Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C概 要〕 プログラムを複数の計算機で並列実行するデータ処理シ
ステム及びデータ処理方法に関し同期処理のオーハヘン
ドを少なくし実行時間を短くすることを目的とし。
所定の処理を複数に分割してなる複数の並列実行単位と
、前記並列実行単位を並列実行する複数の計算機と、前
記並列実行の際に前記複数の計算機の間の同期を一般命
令のみを用いてとるwu手続部とを備えるように構成す
る。
C産業上の利用分野〕 本発明はデータ処理システム及びデータ処理方法に関し
、更に詳しくは、プログラムを複数の計算機で並列実行
するデータ処理システム及びデータ処理方法に関する。
複数の計算機(プロセッサ)でプログラムを並列実行す
ることにより、その実行時間を短くすることが行われる
〔従来の技術〕
1つのプログラム等を複数の計算機で並列実行する場合
に、各計算機の間で同期を取って演算を行わないと正し
い実行結果が得られない場合がある。
今1例えば、第7図(a)図示の如きFORTRANで
記述された(D○)ループを並列実行する場合を考える
。ループは、汎用プログラムを並列実行する場合に、最
も容易に並列化できる。
第7図(a)の逐次実行用オリジナルプログラムの並列
実行イメージは、第7図(b)図示の如くになる。この
イメージは1次のようなものである。即ち、ループの各
回転を並列実行単位とする。
2つの計算機で並列実行する。このために、ループのパ
ラメータの奇偶を利用して2巡回分配方式により第7図
(b)図示の手続きに分割する。
第7図(b)の手続きを並列実行した場合、計算機−1
においてI=IをA(r+1)へ代入する代入文が実行
されないうちに、計算機−2において1=2でのA (
I)の参照が行われることがある。この場合、実行結果
は、第7図(a)の逐次実行プロ°グラムの結果と異な
るものとなってしまう。
そこで、第7図(c)図示の如く、同期処理を行う手続
きpos を及び−aitを設けて、実行結果を保証し
ている。syn#1及びsyn#2は、同期処理用に使
用される変数(同期用変数)でありpos ted″1
waiting”及び”cleared″の3種類の値
をとる。post、 wait及びresetは、同期
用変数を使用して同期処理を行う手続きである。即ち。
Wa口は、引数として与えられた同期用変数の値がpo
s ted”でなければ、その値を“−aiting”
に変更し1次に値が“pos ted”に変更されるま
で処理の続行を休止する手続きである。pos tは、
引数の同期用変数の値を“pos ted“にする手続
きで、休止している手続きの実行が再開される。 re
setは、同期用変数の値が“pos ted”のとき
これを“cleared”に変更する手続きである。
第7図(c)の手続きを並列実行した場合、ループの各
回転においてpost、 wait及びrese を手
続きが実行され、同期のポイント(wait手続き)に
おいて同期がとられる。
〔発明が解決しようとする課題〕
前述の従来技術においては、同期用変数syn #1及
びsyn#2が、2つの計算機に共有されている必要が
ある。しかし、このため、逆に、2つの計算機が略同時
に1つの同期用変数について参照変更を行う可能性があ
る。この場合、当該同期用変数は破壊され、結果として
、正しい処理が行われなくなる。
そこで、同期用変数の参照1手続きの休止及び手続きの
再開という処理を、不可分に行う必要がある。このため
に、同期処理用の特殊なハードウェア命令(例えば、T
/S命令)が使用される。
ところが、この種の命令は一般の命令よりも実行時間が
長くなるということが特徴的事項であるので、多数(各
回転毎)のpost+ wait、 resetの処理
のために、多くのオーバへ、ドが生してしまうという問
題がある。また、結果として、並列実行した割には、実
行時間が短くならないという問題もある。
本発明は、同期処理のオーバヘッドを少なくし実行時間
を短くすることが可能な並列実行用のデータ処理システ
ム及びデータ処理方法を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理構成図であり1本発明によるデー
タ処理システムを示す。
第1図において、1は計算機、2は同期用変数。
3はwu手続部、4は並列実行単位である。
複数の計算機kl及びI−2は、各々、並列実行単位4
−1及び4−2を実行する。即ち、ある所定の処理は、
複数の並列実行単位4−1.42に分割され、複数の計
算機1−1及び1−2で並列実行される。
並列実行単位4−1及び4−2は、D○ループの如きル
ープの回転の各々である。なお1図においては、第1の
計算機1−1で実行される並列実行単位の集まりを並列
実行単位4−1で示す。並列実行単位4−2についても
同様である。
複数の同期用変数2−1及び2−2 (syn# 1及
びsyn#2)は、前述の3種類の値ではなく、各々、
計算機11及び1−2において実行されるループの回転
の状態即ち並列実行単位4−1及び4−2の回転の状態
(回転順序番号)を示す。計X@I−1に対応する同期
用変数2−1は2計算機1−1のみが更新でき、計算機
1−2は参照が許されるのみである。同期用変数2−2
についても同様である。
wu手続部3−1及び3−2は、 wu (waitu
ntil)処理を行うことにより、各々、自社X機11
及び1−2と他社電機1−2及び1−1との同期をとる
。即ち、wu手続部3−1は、自計算機1−1における
回転の状態(即ちsyn#1に等しい)と、他社算11
@l−2における回転の状態を示す同期用変数2−2 
<syn# 2 )とを比較し2両者の関係が所定のも
のとなるまで(until)、その並列実行単位4−1
の実行を待つ(wait)。wu手続部3−2について
も同様である。
〔作 用〕
計算機1−1は2並列実行単位4−1の実行において、
その回転の状態を示すように同期用変数2−1を更新す
る。同様に、同期用変数2−2も計算機1−2によって
更新される。
実行中の並列実行単位4−1がら呼び出されたWI4手
続部3−1は、内針算1!1−1の回転の状態(syr
+# l )と、他計算機1−2の同期用変数22 (
syn# 2 )とを比較し1両者の関係が所定のもの
となるまで待つ。Wu−+峰部3−2についても同様で
ある。
ここで5例えば、wu手続部3−1が、  syn#2
−1≧syn#1まで処理を待ち、この関係が成立した
時に次処理を実行するとする。一方、wu手続部3−2
が、  syr+#1≧syn#2まで処理を待ち、こ
の関係が成立した時に次処理を実行するとする。これに
より、計算機1−1におけるループの1回転の実行の終
了を待って、計算機1−2において次の1回転の実行が
開始される。また計算機1−2におけるループの1回転
の実行の終了を待って、計算機1−1において次の回転
の実行が開始される。
以上により、 post、 wait、 reset等
の特殊なハードウェア命令を用いることなく1通常の一
般命令のみで、高速に計算機間の同期をとることができ
る。
〔実施例] (a)第1の実施例 第2図は、実施例構成図である。
第2図において、5はロードされた並列実行単位、6は
wu呼出部、7は回転順序番号領域、8はDASD等の
外部メモリ、9は共有メモリである。
この実施例は、2台の計算機1−1及び1−2が、各々
、(Do)ループの奇数回転及び偶数回転を同期をとり
つつ並列実行する例である。
計算機1−1及び1−2は、中央処理装置(CPU)及
び主メモリからなる。この主メモリには、外部メモリ8
から並列実行単位(ロードモジュール)4−1及び4−
2が各々ロードされ実行状態の並列実行単位5−1及び
5−2とされる。また、wu手続部3−1及び3−2も
、主メモリ上に存在する。更に、主メモリの所定の領域
が回転順序番号領域7−1及び7−2として、並列実行
単位5−1及び5−2の回転順序番号(J。
j)を格納するために用いられる。
計算機1−1及び1−2は、共有メモリ9を備える。共
有メモリ9の所定の領域が、同期用変数1−1及び2−
2の格納のための領域として用いられる。
ロードされた並列実行単位5−1は、wu手続部3−1
の呼出しに先立って、自己の回転1@序番号Jを回転順
序番号領域7−1にセットし、また当該番号jを用いて
共有メモリ9中の自計算機11の同期用変数2−1を更
新する。また、wu手続部3−1の呼び出し後、即ち、
wu手続部31からの復帰後に1次の回転の実行のため
に当該番号Jを+1だけカウントアツプする。
並列実行単位5−1のwu呼出部6−1はwu手続部3
−1を呼び出し、これに所定の関係式を渡して、wu処
理を依願する。
wu手続部3−1は、自計算機1−1の回転順序番号領
域7−1を参照して2回転順序番号Jを知る。従って1
回転順序番号領域7−1は、並列実行単位5−1からw
u手続部3−1へ当該番号Jを渡すための手段である。
また、wu手続部31は、共有メモリ9中の他計算機1
−2の同期用変数2−2 (syn #2)を参照して
、これを知る。この時、wu手続部3−1は同期用変数
22の参照ができるのみであるので、当該変数syn#
2を破壊することはなく、また、その更新とは無関係に
参照することができる。
wu手続部3−1は、参照した当該番号J及び変数sy
n#2を、並列実行単位5−1から渡された関係式を用
いて比較し、当該関係式が満たされるまで待つ。そして
、当該関係式が成立した場合に、並列実行単位5−1に
復帰する(制御を戻す)。従って、この復帰の時点で、
他計算機12の同期用変数2−2が所定の値となってい
るので1 同期がとられている。
Wu呼出部6−2及びwu手続部3−2についても同様
である。
第3図は並列実行処理フローである。
■ 並列実行単位4−1及び4−2を実行する上位プロ
グラムが、並列実行を開始するために同期用変数2−1
及び2−2をリセントする(「0」とする)。この後、
並列実行単位4−1及び4−2が、各々、計算機1−1
及び1−2にロードされ、並列実行される。
■ 並列実行単位5−1が、自己の回転順序番号Jの初
期値として「1」を1回転順序番号領域7−1にセット
する。
並列実行単位5−2も、同様の処理を行う(記号はjを
用いる)。
なお、処理■乃至■において並列実行単位51の実行す
る処理は、並列実行単位5−1の実行する処理と同一で
あるので、以下、その説明は省略する。
■ 並列実行単位5−1が、第3回転の処理の実行を開
始する。
■ 並列実行単位5−1が、他計算機1−2即ち並列実
行単位5−2から参照される値の処理を行う。
■ 並列実行単位5−1が、自己の同期用変数21に9
回転順序番号領域7−1に格納された値rJ」をセント
する。
■ この後、所定の処理を行った後、wu呼出部6−1
が、wu手続部3−1を呼び出す。
wu+碕部3−1は、wu処理を行って、他社算41!
L−2即ち並列実行単位5−2との同期をとる。
■ 同期がとられた後、並列実行単位5−1が。
他社電機1−2即ち並列実行単位5−2で処理された値
を参照した処理を行う。
■ 並列実行単位5−1が1次の回転の実行のために1
回転順序番号Jを+1だけカウントアツプして5回転順
序番号領域7−1にセットする。
この後、処理■以下を所定の回数だけくり返して、並列
実行を終了する。
以上の処理において、処理■が同期処理■の後に実行さ
れるので、正しい値を用いた処理が可能となる。逆に、
同期後の処理に必要な処理■が同期処理■前に実行され
るので、同期を取った後。
直ちに処理■を実行できる。そして、処理■を処理■の
直後に実行しているので、他方が処理■の状態にあれば
直ちに同期をとることができ、また。
同期用変数を常に最新の状態として同期処理に備えるこ
とができる。
第4図はwu処理フロー(同期処理フロー)である。
以下の処理は、wu手続部if又は3−2が行う。
■ 自計算機1−1又は1−2の同期用変数2−1又は
2−2の更新に用いられた回転順序番号J又はjを5そ
の回転順序番号領域7−1又は7−2を参照して知る。
■ wu呼出部6−1又は6−2から引数としで渡され
た関係式に基づいて、まず、当該番号J又はjを用いた
演算を行う。
■ 他社電機1−2又はl−1の同期用変数2−2又は
2−1 (syn# 2又はsyn;#1)を、共有メ
モリ9を参照して知る。
■ 同期用変数syn#2又はsyn#1と、処理■の
演算結果とを、前記関係式に基づいて比較する。
■ 他計算機の同期用変数が前記演算結果より小さい場
合、ウェイト状態となり、処理■以下をくり返す。
他社XI!の同期用変数が前記演算結果以上である場合
、処理を終了し、制御を並列実行単位5−1又は5−2
へ戻す。
第5図はプログラムの一例を示す図であり、第7図図示
と同様の例を本実施例によって実現したものである。
’syn # 1−0 」及びrsyn’#2=Qjは
、第3図の処理■に対応し、上位プログラムにより実行
される。
並列実行単位5−1 (4−1)において rJ=lJ
により、同期順序番号Jの初期値が「1」にセットされ
る。この値は0回転順序番号領域7−1にセーブされる
rDo  101=1.100.2Jにより、当35 
D Oループの奇数回転が、並列実行単位5−1とされ
る。一方、  「Do  10  i=2,1002」
により、偶数回転が、並列実行単位5−2とされる。こ
れらは、第3図の処理■に当たる。
rA (1+1)=W (I)Jは、その代入結果が、
他の並列実行単位5−2におけるrX (i)=A(i
)」で参照される。即ち、第3図の処理■に当たる。
’syn#1=JJにより、共有メモリ9中の同期用変
数2−1に2回転順序番号領域7−1に格納された値J
が、セントされる。これは、第3図の処理■に当たる。
rwait−until Jは、wu呼出部6−1であ
り。
’ (syn #2>=J−1) Jを満足すべき関係
式として渡す。呼出されたwu手続部3−1はwu処理
により他計算機1−2と同期をとった後wu呼出部6−
1の直後のrX (1) =A (N Jに復帰する。
これは、第3図の処理■に当たる。
rX (1)=A (1)Jは、他の並列実行単位5−
2におけるrA (i+1)=W (j)Jの結果を参
照する。即ち、第3図の処理■に当たる。
この時数に同期がとられているので、正しい値のA(i
+1)を参照できる。
rJ=J+lJは、第3図の処理■に当たる。
並列実行単位5−2 (4−2)についても同様である
ここで、wu手続きにおいて満足すべき関係式について
説明する。wu手続部3−1及び3−2において満足す
べき関係式は、自計算機1−1又ハ1−2 ト他社Xl
11−2又ハ1−1 トノ間の距M(計電機間距tl)
xによって決定される。距離Xは、以下の如く定義され
る。即ち、ループの第1回転2第2回転、・・・・・・
、第n回転の実行が割り当てられる計算機を、各々、第
1計算機、第2計算機、・・・・・・、第n計算機と呼
ぶこととする。そして、第j計算機についての第1計算
機と第j計算機間の距離Xを’j−iJであると定義す
る。
本実施例では、計算機1−1については、X=1(第1
回転)−2(第2回転)−一1であり。
計算1!1−2については、x=2(第2回転)1 (
第1回転)−】である。距#Xが負である場合、即ち、
wu手続部3−1は1回転順序番号J1を求めるように
される。正である場合、即ちwu手続部3〜2は、当該
処理は行わないようにされる。即ち1回転順序番号jを
そのまま用いる。
Wu手続部3−1からみると、同期用変数syn#2が
J−1(以上)であれば、ループの1つ前の回転のrA
 (i+1) −w (i)Jが終了しているので、同
期がとられたことになる。WU手続部3−2からみると
、同期用変数syn#1が、j(以上)であれば、同様
にループの1つ前の回転の当該処理が終了しているので
、同期がとれたことになる。
(b)第2の実施例 第6図は、他の実施例構成図である。
この実施例は、n個の仮想プロセッサ10(10−1乃
至1O−n)に対して、ループの各回転を割り当てて並
列実行する例である。仮想プロセッサ10は、第1の実
施例における計算機1に相当するものである。共有メモ
リ9には、各仮想プロセッサ10−1乃至10−nに対
応する同期用変数syn#1乃至syn#nが、所定の
領域に格納される。同期用変数syn#1乃至syn#
nは。
対応する仮想プロセッサ10−1乃至10−nの回転の
状態を示す。
この実施例では、各仮想プロセッサ10のwu手続部3
(図示せず)において満足すべき関係式は、以下の如く
に定められる。
まず、ループの第1回転、第2回転、・・・・・・、第
n回転の実行が割り当てられた仮想プロセッサ10を、
各々、第1プロセツサ、第2プロセツサ。
・・・・・・、第nプロセッサと呼ぶこととする。プロ
セッサ間距離Xは、前述の計算機間圧Mxと同様に定義
される。また、第1プロセツサに着目すると第1回転2
第i+n回転、第i+2n回転、・・・・・・が割り当
てられる。そこで、第i及び第1プロセツサについて、
第i+KXn回転と第j + L X n回転(L≧に
、  i≦n、J≦n)との間の時間距離を、rL−K
Jであると定義する。
ループの全ての回転の間のデータ依存関係(I I D
 : Inter Iterational Depe
ndency)に対して同期処理が必要となる。各II
D毎に、同期用変数5yn41等を用いた関係式による
wu処理を行う。
今、IIDの時間距離をDとすると1waitしている
仮想プロセッサ10(のWU手続部3)はwaitされ
ている仮想プロセッサ10の同期用変数が−aitL、
ている仮想プロセンサ10における(回転順序番号+D
)に等しいか大きくなるまで。
wu手続きにより待つ、プロセンサ間距離が負の場合、
(回転順序番号+D−1)に等しいか大きいという条件
が用いられる。
なお、第1の実施例は1時間距離D=Oの場合である。
本実施例は、汎用プログラムを並列実行する場合、最も
容易に並列化できる(DO)ループの各回転を、その時
点で空いている(負荷の少ない)仮題プロセッサに割り
当てる場合に有効である。
〔発明の効果〕 以上説明したように1本発明によれば、並列実行用のデ
ータ処理システム及びデータ処理方法において、同期用
変数を用いたwu処理を行う手続きを用いることにより
、一般命令の組合わせのみで同期処理を実現できるので
、同期処理のオーバヘッドを削減し、かつ、同期処理を
高速化できるので、並列実行によるデータ処理を高速化
することができる。
【図面の簡単な説明】
第1図は本発明の原理構成図 第2図は実施例構成図。 第3図は並列実行処理フロー 第4図はwu処理フロー 第5図はプログラムの一例を示す図2 第6図は他の実施例構成図。 第7図は従来技術説明図。 1は計軍機12は同期用変数53はwu手続部。 4及び5は並列実行単位、6はwu呼出部、7は回転順
序番号領域、8は外部メモリ、9は共有メモリ、10は
仮想プロセッサである。

Claims (7)

    【特許請求の範囲】
  1. (1)所定の処理を複数に分割してなる複数の並列実行
    単位(4)と、 前記並列実行単位(4)を並列実行する複数の計算機(
    1)と、 前記並列実行の際に前記複数の計算機(1)の間の同期
    を一般命令のみを用いてとるwu手続部(3)とを備え
    る ことを特徴とするデータ処理システム。
  2. (2)前記複数の計算機(1)の各々に対応し、当該対
    応する計算機(1)の回転の状態を示す複数の同期用変
    数(2)を備え、 前記wu手続部(3)が、自計算機(1)の前記回転の
    状態と他計算機(1)の前記同期用変数(2)との関係
    が所定の関係となるまで待つことによって前記同期をと
    る ことを特徴とする請求項(1)記載のデータ処理システ
    ム。
  3. (3)前記並列実行単位(4)はwu呼出部(6)を備
    え、 前記wu手続部(3)は前記wu呼出部(6)から呼び
    出されることによって前記同期をとることを特徴とする
    請求項(2)記載のデータ処理システム。
  4. (4)前記同期用変数(2)は、当該同期用変数(2)
    が対応する前記計算機(1)によってのみ更新可能とさ
    れ、当該対応する計算機(1)以外の計算機(1)から
    は参照のみが可能とされる ことを特徴とする請求項(2)記載のデータ処理システ
    ム。
  5. (5)所定の処理を複数に分割してなる複数の並列実行
    単位(4)を複数の計算機(1)で並列実行するデータ
    処理方法において、 前記複数の計算機(1)の各々が、 他計算機(1)から参照される値の処理を行い、 自計算機(1)の回転の状態を示す値を同期用変数(2
    )にセットし、 一般命令のみを用いて所定の他計算機(1)との間の同
    期をとり、 他計算機(1)の値を参照した処理を行う ことを特徴とするデータ処理方法。
  6. (6)前記計算機(1)で実行される前記並列実行単位
    (4)がwu手続部(3)を呼び出し、前記wu手続部
    (3)が、自計算機(1)の前記回転の状態と他計算機
    (1)の前記同期用変数(2)との関係が所定の関係と
    なるまで待つことによって前記同期をとる ことを特徴とする請求項(5)記載のデータ処理方法。
  7. (7)前記呼び出しの際に、前記所定の関係を表す関係
    式を、前記並列実行単位(4)が前記wu手続部(3)
    へ渡す ことを特徴とする請求項(6)記載のデータ処理方法。
JP2277552A 1990-10-16 1990-10-16 データ処理システム及びデータ処理方法 Pending JPH04152465A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2277552A JPH04152465A (ja) 1990-10-16 1990-10-16 データ処理システム及びデータ処理方法
EP19910117661 EP0481458A3 (en) 1990-10-16 1991-10-16 High speed synchronous processing system for executing parallel processing of programs
US08/337,238 US5586320A (en) 1990-10-16 1994-11-04 High speed synchronous processing system for executing parallel processing of programs having loops

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2277552A JPH04152465A (ja) 1990-10-16 1990-10-16 データ処理システム及びデータ処理方法

Publications (1)

Publication Number Publication Date
JPH04152465A true JPH04152465A (ja) 1992-05-26

Family

ID=17585124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277552A Pending JPH04152465A (ja) 1990-10-16 1990-10-16 データ処理システム及びデータ処理方法

Country Status (3)

Country Link
US (1) US5586320A (ja)
EP (1) EP0481458A3 (ja)
JP (1) JPH04152465A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463580B1 (en) * 1998-11-18 2002-10-08 Intel Corporation Parallel processing utilizing highly correlated data values
US6269440B1 (en) * 1999-02-05 2001-07-31 Agere Systems Guardian Corp. Accelerating vector processing using plural sequencers to process multiple loop iterations simultaneously
US20010042138A1 (en) * 1999-12-23 2001-11-15 Reinhard Buendgen Method and system for parallel and procedural computing
JP2004362086A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd 情報処理装置および機械語プログラム変換装置
JP4908363B2 (ja) * 2007-09-25 2012-04-04 株式会社東芝 情報処理装置、並列処理最適化方法およびプログラム
US8799629B2 (en) * 2008-12-04 2014-08-05 Microsoft Corporation Parallel execution of a loop

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01240965A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd 同期制御方式

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445197A (en) * 1981-10-27 1984-04-24 International Business Machines Corporation Weak synchronization and scheduling among concurrent asynchronous processors
US4809169A (en) * 1986-04-23 1989-02-28 Advanced Micro Devices, Inc. Parallel, multiple coprocessor computer architecture having plural execution modes
JPH0630094B2 (ja) * 1989-03-13 1994-04-20 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセツサ・システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01240965A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd 同期制御方式

Also Published As

Publication number Publication date
EP0481458A2 (en) 1992-04-22
EP0481458A3 (en) 1993-01-27
US5586320A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
EP0243892B1 (en) System for guaranteeing the logical integrity of data
Siegel et al. PASM: A partitionable SIMD/MIMD system for image processing and pattern recognition
US6219775B1 (en) Massively parallel computer including auxiliary vector processor
US4374409A (en) Method of and system using P and V instructions on semaphores for transferring data among processes in a multiprocessing system
JPS61177566A (ja) 高級プログラム言語で書かれた適用業務プログラムを多重プロセツサ・デ−タ処理システムで実行する方法
JPH0776921B2 (ja) データ処理方法及び装置
CN1052740A (zh) 带有指令标识装置的数据处理系统
JPH0668726B2 (ja) レジスタ管理システム
JPS5911943B2 (ja) デ−タ処理装置の為のトラツプ機構
JPH05233286A (ja) データ処理システム
US7581222B2 (en) Software barrier synchronization
WO2013181412A1 (en) Method and system for synchronization of workitems with divergent control flow
JPH04336378A (ja) 情報処理装置
Adyanthaya et al. Fast multiprocessor scheduling with fixed task binding of large scale industrial cyber physical systems
JPH04152465A (ja) データ処理システム及びデータ処理方法
JPH04153764A (ja) 分散cpuの処理高速化方式
JPH01503340A (ja) データ処理ユニット
JPS6052471B2 (ja) ベクトル演算処理システム
Ospina et al. Towards Distributed Local Search Through Neighborhood Combinators.
Florin et al. Recursive distributed programming schemes
Prasanna et al. Image feature extraction on connection machine CM-5
US5287509A (en) Multitasking system for in-procedure loops
Liu et al. Comprehensive evaluation of large-scale parallel matrix factorization algorithms
JPH03218556A (ja) 手続内ループのマルチタスク化方式
JPH08287025A (ja) マルチプロセッサシステムの同期制御方法及びそれを用いたマルチプロセッサシステム