JPH04151891A - 電子部品の接続装置 - Google Patents
電子部品の接続装置Info
- Publication number
- JPH04151891A JPH04151891A JP2276010A JP27601090A JPH04151891A JP H04151891 A JPH04151891 A JP H04151891A JP 2276010 A JP2276010 A JP 2276010A JP 27601090 A JP27601090 A JP 27601090A JP H04151891 A JPH04151891 A JP H04151891A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- conductive
- bumps
- conductive foil
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011888 foil Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 29
- 239000004020 conductor Substances 0.000 abstract description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は半導体等の電子部品を配線基板に接続するた
めの電子部品の接続装置に関する。
めの電子部品の接続装置に関する。
(従来の技術)
電子機器の軽薄短小化が進む中で、電子回路の高密度化
の要求が一段と高まっている。その中でもカメラ一体形
VTR等に代表されるように、より多くの回路を集積化
した半導体集積回路ICの狭ピッチ、多ピン化が進んで
きている。このようなICパッケージにおける絶縁基板
への実装技術であるアウター・リート・ボンディング(
OLB)は重要さを増している。OLBなる実装技術は
100 ピンを越えるT A B (Tape Aut
omated Bondi ng)、Q F P (Q
uad Flat Package)と称される薄型モ
ールドパッケージ等はリートピッチが現行の0.5+n
+nから0.3〜0.2關程度のピッチへとなり、IC
内部の電極のピッチに近すきつつある。
の要求が一段と高まっている。その中でもカメラ一体形
VTR等に代表されるように、より多くの回路を集積化
した半導体集積回路ICの狭ピッチ、多ピン化が進んで
きている。このようなICパッケージにおける絶縁基板
への実装技術であるアウター・リート・ボンディング(
OLB)は重要さを増している。OLBなる実装技術は
100 ピンを越えるT A B (Tape Aut
omated Bondi ng)、Q F P (Q
uad Flat Package)と称される薄型モ
ールドパッケージ等はリートピッチが現行の0.5+n
+nから0.3〜0.2關程度のピッチへとなり、IC
内部の電極のピッチに近すきつつある。
第6図および第7図は、OLBによる従来の実装手段に
よる半田付けを示している。第6図は平面図を示し、第
7図は第6図の側面図を示している。第6、第7図の(
a)に示したように、絶縁基板1に複数の配列した導箔
2を非抵触状態で固着しである。導箔2の幅は0.2m
m程度、各導箔2間のピッチは0.5++un程度であ
る。導箔2には第6、第7図の(b)に示すように、金
属で形成されたマスクを用いて予備半田として、半田ペ
ースト3をスクリーン印刷により形成する。その後、第
6、第7図の(C)に示すように、ICパッケージ4の
アウターリード5を導箔2に位置合わせし、ヒータ・ツ
ール6を用いて熱圧着や半田リフロー等の手段により導
箔2との半田付けを行う。第8図は第6、第7図の(c
)の実装状態を斜視図で示したものである。
よる半田付けを示している。第6図は平面図を示し、第
7図は第6図の側面図を示している。第6、第7図の(
a)に示したように、絶縁基板1に複数の配列した導箔
2を非抵触状態で固着しである。導箔2の幅は0.2m
m程度、各導箔2間のピッチは0.5++un程度であ
る。導箔2には第6、第7図の(b)に示すように、金
属で形成されたマスクを用いて予備半田として、半田ペ
ースト3をスクリーン印刷により形成する。その後、第
6、第7図の(C)に示すように、ICパッケージ4の
アウターリード5を導箔2に位置合わせし、ヒータ・ツ
ール6を用いて熱圧着や半田リフロー等の手段により導
箔2との半田付けを行う。第8図は第6、第7図の(c
)の実装状態を斜視図で示したものである。
第6および第7図に示すICパッケージ4の実装手段に
は半田ペーストのスクリーン印刷性に問題点があった。
は半田ペーストのスクリーン印刷性に問題点があった。
すなわち、第9図に示すように予備半田である半田ペー
スト3に使用する半田粒が20μmφ程度と大きく、ス
クリーン印刷性が極めて悪<、0.5mmピッチ以下の
印刷を試みると、第9図(a)に示すように半田量が少
なかったり(9−1) 、半田量が多かったり(9−2
)するなどの印刷不良が発生する。第9図(b)は第8
図(a)の断面図であるが、パッケージ実装の際に半田
ペーストが溶融して半田付けした後は、第9図(C)の
ようにアラターリ−1・5間のショ1−(9−3)ある
いは半田付は不十分(9−4)といった不具合が生じて
いた。
スト3に使用する半田粒が20μmφ程度と大きく、ス
クリーン印刷性が極めて悪<、0.5mmピッチ以下の
印刷を試みると、第9図(a)に示すように半田量が少
なかったり(9−1) 、半田量が多かったり(9−2
)するなどの印刷不良が発生する。第9図(b)は第8
図(a)の断面図であるが、パッケージ実装の際に半田
ペーストが溶融して半田付けした後は、第9図(C)の
ようにアラターリ−1・5間のショ1−(9−3)ある
いは半田付は不十分(9−4)といった不具合が生じて
いた。
このような問題を解決するために、半田粒を小さくする
なとペーストの印刷性向上に努めているが、未だ良好な
結果が得られるには至っていない。
なとペーストの印刷性向上に努めているが、未だ良好な
結果が得られるには至っていない。
(発明が解決しようとする課題)
上記した電子部品の接続装置では、半田ペストのスクリ
ーン印刷の性能に問題があり、半田によるアウターリー
ドのショートや半田付は不十分といった不具合かあった
。
ーン印刷の性能に問題があり、半田によるアウターリー
ドのショートや半田付は不十分といった不具合かあった
。
この発明は、狭ピッチのアウターリードのOLBによる
半田付けを確実に行うことのできる電子部品の接続装置
を提供するすることにある。
半田付けを確実に行うことのできる電子部品の接続装置
を提供するすることにある。
[発明の構成]
(課題を解決するための手段)
この発明の電子部品の接続装置は、絶縁基板と、この基
板に非接続状態で配列して固着した複数の導箔と、この
導箔に仮止めした導電部材と、前記導箔に対向して配置
した電子部品の接続端子と、前記導体部材を熱圧着して
前記導箔と前記接続端子と電気的に接続する手段とから
なるものである。
板に非接続状態で配列して固着した複数の導箔と、この
導箔に仮止めした導電部材と、前記導箔に対向して配置
した電子部品の接続端子と、前記導体部材を熱圧着して
前記導箔と前記接続端子と電気的に接続する手段とから
なるものである。
(作用)
上記した手段により、仮に絶縁基板に固着した導箔に付
着した導電部材は、熱圧着することにより電子部品の接
続端子と導箔をピッチの狭い他の接続端子と接触するこ
となく、電気的な接続が確実に行える。
着した導電部材は、熱圧着することにより電子部品の接
続端子と導箔をピッチの狭い他の接続端子と接触するこ
となく、電気的な接続が確実に行える。
(実施例)
以下、この発明の一実施例につき図面を参照して詳細に
説明する。
説明する。
第1および第2図において、まず(a)のように絶縁基
板10上に、例えば幅、ピッチ、長さがそれぞれ120
μm、200μm、4ooμmの複数の導箔1]を配列
して固着する。次に(b)に示すように、φ30μm程
度の半田細線を用い特殊なワイヤボンディング手段によ
り、φ8011mで厚さ40μm程度のバンプー2を各
導箔11にそれぞれ形成する。次に第2図(b)および
第1図(C)に示したように、アウターリード13の幅
が100μm1ピツチが200μm程度のTABパッケ
ージ14のアウターリード13を位置合わせして図示し
ない保持手段で保持する。この後、第2図(C)に示す
ようにヒータ・ツール15を用いて熱圧着することによ
ってOLB接続を実現する。
板10上に、例えば幅、ピッチ、長さがそれぞれ120
μm、200μm、4ooμmの複数の導箔1]を配列
して固着する。次に(b)に示すように、φ30μm程
度の半田細線を用い特殊なワイヤボンディング手段によ
り、φ8011mで厚さ40μm程度のバンプー2を各
導箔11にそれぞれ形成する。次に第2図(b)および
第1図(C)に示したように、アウターリード13の幅
が100μm1ピツチが200μm程度のTABパッケ
ージ14のアウターリード13を位置合わせして図示し
ない保持手段で保持する。この後、第2図(C)に示す
ようにヒータ・ツール15を用いて熱圧着することによ
ってOLB接続を実現する。
なお、上記した導箔11にバンプ12を形成する手段は
、第3図に示すワイヤーボンディングによるバンプ形成
の手順により実現できる。まず、第3図の(a)にて先
端に半田16から形成された半田ボール17を有するツ
ール18を絶縁基板10に固着した導箔11上に移動す
る。第3図(b)において、ツール18を下降させて半
田ボール17を導箔11にボンディングを行う。
、第3図に示すワイヤーボンディングによるバンプ形成
の手順により実現できる。まず、第3図の(a)にて先
端に半田16から形成された半田ボール17を有するツ
ール18を絶縁基板10に固着した導箔11上に移動す
る。第3図(b)において、ツール18を下降させて半
田ボール17を導箔11にボンディングを行う。
第23図(C)において、第3図(b)のボンディング
と同一箇所に再ボンディングを行う。第3図(d)にて
半田16を切り取り、導箔11上にバンプ12が形成さ
れる。バンプ12は各導箔11に対して同じような大き
さのものにすることかできる。
と同一箇所に再ボンディングを行う。第3図(d)にて
半田16を切り取り、導箔11上にバンプ12が形成さ
れる。バンプ12は各導箔11に対して同じような大き
さのものにすることかできる。
このように、各導箔コ1に対してバンプ12が均一なも
のにすることができることから、半田16の径を変える
ことでバンプ12のサイズを設定すれば、ヒータ・ツー
ル15を用いて熱圧着処理した後に互いの導箔11が電
気的に接触する問題を防止することかできる。バンプは
半田に限らず金、銅等か可能であり、熱圧着条件を変え
ることでOLBは容易に行うことができる。
のにすることができることから、半田16の径を変える
ことでバンプ12のサイズを設定すれば、ヒータ・ツー
ル15を用いて熱圧着処理した後に互いの導箔11が電
気的に接触する問題を防止することかできる。バンプは
半田に限らず金、銅等か可能であり、熱圧着条件を変え
ることでOLBは容易に行うことができる。
第4および第5図は、この発明の変形例を示したもので
ある。この実施例は1つの導箔11に複数のバンプ12
a s 12 b 、 1.2 cを形成したもので
、半田の供給を増やし接続面積を増やしたことにより接
続の信頼性を向上したものである。第5図はバンプ12
a〜12cを形成した後(第5図(a))に半田リフロ
ー炉を通して半田によるバンプ12a、12bを溶融し
、導箔11全面に均一な膜を形成(第5図(b))した
ものである。他の電子部品の実装プロセスとの兼ね合い
で予備半田形成に相当する半田膜の形成が可能となるも
のである。
ある。この実施例は1つの導箔11に複数のバンプ12
a s 12 b 、 1.2 cを形成したもので
、半田の供給を増やし接続面積を増やしたことにより接
続の信頼性を向上したものである。第5図はバンプ12
a〜12cを形成した後(第5図(a))に半田リフロ
ー炉を通して半田によるバンプ12a、12bを溶融し
、導箔11全面に均一な膜を形成(第5図(b))した
ものである。他の電子部品の実装プロセスとの兼ね合い
で予備半田形成に相当する半田膜の形成が可能となるも
のである。
この発明は、上記した実施例のほかに、半導体パッケー
ジ側にバンプを形成することが可能である。この導箔へ
のバンプイ・jに制約が生した場合に応用することがで
きる。また、半導体素子を直接基板に実装するペアチッ
プ実装への応用も可能である。例えば銅箔側に金ワイヤ
ー等でバンプを形成し、対向する半導体チップのアルミ
電極を熱圧着により接続することにも応用できる。
ジ側にバンプを形成することが可能である。この導箔へ
のバンプイ・jに制約が生した場合に応用することがで
きる。また、半導体素子を直接基板に実装するペアチッ
プ実装への応用も可能である。例えば銅箔側に金ワイヤ
ー等でバンプを形成し、対向する半導体チップのアルミ
電極を熱圧着により接続することにも応用できる。
[発明の効果コ
以上記載したように、この発明の電子部品の接続装置に
よれば、狭いピッチの接続用リードを有する電子部品を
プリント基板に確実に接続することができる。
よれば、狭いピッチの接続用リードを有する電子部品を
プリント基板に確実に接続することができる。
第1図は、この発明の一実施例を示す正面図、第2図は
、第1図の側面図、第3図は、第1図の要部を形成する
ための手順を示す断面図、第4図は、他の実施例を示す
正面図、第5図は、もう一つの他の実施例を示す断面図
、第6図および第7図は、従来の正面図、断面図、第8
図は、第6図従来の問題点を説明するた の斜視図、第9図は、 めの断面図である。 10・・・・・・・・・絶縁基板 11・・・・・・・・・導箔 12・・・・・・・・バンプ
、第1図の側面図、第3図は、第1図の要部を形成する
ための手順を示す断面図、第4図は、他の実施例を示す
正面図、第5図は、もう一つの他の実施例を示す断面図
、第6図および第7図は、従来の正面図、断面図、第8
図は、第6図従来の問題点を説明するた の斜視図、第9図は、 めの断面図である。 10・・・・・・・・・絶縁基板 11・・・・・・・・・導箔 12・・・・・・・・バンプ
Claims (2)
- (1)絶縁基板と、この基板に非接続状態で配列して固
着した複数の導箔と、この導箔に仮付けした導電性のバ
ンプと、前記導箔に対向して配置した電子部品の接続端
子と、前記導体部材を熱圧着して前記導箔と前記接続端
子を電気的に接続する手段とからなることを特徴とする
電子部品の接続装置。 - (2)1つの導箔に複数の導電性のバンプを仮付けして
なることを特徴とする請求項第1項記載の電子部品の製
造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2276010A JPH04151891A (ja) | 1990-10-15 | 1990-10-15 | 電子部品の接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2276010A JPH04151891A (ja) | 1990-10-15 | 1990-10-15 | 電子部品の接続装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04151891A true JPH04151891A (ja) | 1992-05-25 |
Family
ID=17563528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2276010A Pending JPH04151891A (ja) | 1990-10-15 | 1990-10-15 | 電子部品の接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04151891A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166436A (en) * | 1997-04-16 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
-
1990
- 1990-10-15 JP JP2276010A patent/JPH04151891A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166436A (en) * | 1997-04-16 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
US6667556B2 (en) | Flip chip adaptor package for bare die | |
US6553660B2 (en) | Electronic device and a method of manufacturing the same | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
JPH0767002B2 (ja) | 回路パッケージ構造 | |
JP3000975B2 (ja) | 半導体素子の実装構造 | |
US20020152610A1 (en) | Electronic circuit device and method of production of the same | |
JPS5835935A (ja) | 半導体装置及びその製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JPH05267393A (ja) | 半導体装置及びその製造方法 | |
JP2638557B2 (ja) | 半導体装置 | |
JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
JPH04151891A (ja) | 電子部品の接続装置 | |
JP2651608B2 (ja) | 電子部品搭載用基板 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JPH05144821A (ja) | 半導体装置 | |
JPH08340164A (ja) | Bga型パッケージの面実装構造 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
JPH04335542A (ja) | 半導体装置の実装体 | |
JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
JPS59218795A (ja) | チツプキヤリアの実装方法 | |
JPS60171747A (ja) | 半導体装置 |