JPH0414091A - アクティブマトリクス型表示装置及びその制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要〕 アクティブマトリクス型表示装置及びその制御方法に関
し、 ＴＰＴなどスイッチング素子の寄生容量に起因するシフ
ト電圧の発生を防止し、表示セルに印加される交流電圧
中の直流成分の発生を防止することのできるアクティブ
マトリクス型表示装置及びその制御方法を提供すること
を目的とし、互いに直交する方向に延びる複数のスキャ
ンバスライン及びデータバスラインと、マトリクス状に
配置された画素電極及び電気光学素子によって形成され
る複数の表示セルと、前記各表示セルを制御するための
スイッチング素子とを有してなるアクティブマトリクス
型表示装置であって、前記スイッチング素子は、制御電
極に正方向の電圧を印加することによって導通状態とな
るスイッチング素子と、制御電極に負方向の電圧を印加
することによって導通状態となるスイッチング素子との
２種類からなり、前記各画素電極には、前記２種類のス
イッチング素子を含む複数のスイッチング素子が接続さ
れ、前記各画素電極に接続された複数のスイッチング素
子は、その種類毎に独立して制御電圧の印加が可能に構
成される。

〔産業上の利用分野〕

本発明は、アクティブマトリクス型表示装置及びその制
御方法に関する。

アクティブマトリクス型表示装置は、単純マトリクス型
表示装置とともに薄形の情報端末用表示装置として使用
されており、その表示媒体として多くの場合に液晶が用
いられている。

アクティブマトリクス型液晶表示装置（以下「アクティ
ブ型液晶パネル」ということがある）は、多数の画素を
それぞれ独立に駆動することができるため、表示容量の
増大にともなってライン数が増加した場合であっても、
単純マトリクス型のように駆動のデユーティ比やコント
ラストが低下したり視野角の減少をきたすなどの問題が
生じない。

そのため、近年においては、携帯用テレビジョンなどの
ように高い解像度が必要な表示装置への普及がめざまし
く、表示品質の一層の向上が期待されている。

〔従来の技術〕

第９図は従来の一般的なアクティブ型液晶パネル５０の
等価回路図である。

アクティブ型液晶パネル５０は、マトリクス状に配置さ
れた各画素毎に、液晶セル１７、及び液晶セル１７を駆
動するためのＴＰＴ　（薄膜トランジスタ）５１が設け
られており、各ＴＦＴ５１のゲート電極６１はスキャン
バスライン１１に、ドレン電極６２はデータバスライン
１３に、ソース電極６３は液晶セル１７の画素電極２１
に、それぞれ接続されている。

ＴＰＴ５１のゲート電極６１には、パルス幅が３０〜６
０μｓ程度のパルス信号であるアドレス信号Ｓｌｌが、
スキャンバスライン１１を通じて一定の周期で印加され
、そのタイミングで、データ信号Ｓ１２がデータバスラ
イン１３を通じて画素電極２１に印加され、これによっ
て液晶セル１７に表示データが書き込まれる。

アドレス信号Ｓｌｌがオフの間においては、データバス
ライン１３から液晶セル１７が切り離されるが、アドレ
ス信号Ｓｌｌがオンの間に書き込まれたデータ信号５１
２による電荷が液晶セル１７の静電容量（液晶セル容量
）Ｃｊ！ｃによって蓄積されるため、次のアドレス信号
Ｓｌｌが入力されるまでその表示状態が維持される。

しかし、ＴＰＴ５１には、ゲート電極６１及びスキャン
バスライン１１とソース電極６３との間に寄生容量（ゲ
ート・ソース間容量）Ｃｇｓが存在するため、アドレス
信号Ｓｌｌの立ち下がり時の電圧変化がこの寄生容量Ｃ
ｇｓを通して液晶セル１７の画素電極２１に現れ、これ
によって画素電極２１の電圧（液晶セル電圧）Ｖｊ！ｃ
が負の方向ヘシフトする。

液晶セル電圧ＶＩｌｃのシフト量、すなわちシフト電圧
ΔＶｌｃは、 ΔＶｆｃ＝　（ＣｇｓＸΔｖｅ） ＋　（Ｃ／！ｃ＋Ｃｇｓ）　　−−（１）で示される。

ここで、Δ■。はアドレス信号Ｓ１１の振幅（電圧）で
ある。

このシフト電圧ΔＶｆｆｉｃによって、データ信号Ｓ１
２として１フレーム毎に極性が正負対称となる交流電圧
を用いた場合であっても、液晶セル１７に印加される実
効電圧が正負対称とならず、直流成分が発生することと
なる。

このような直流成分は、フリッカ−や静止画の残像現象
を発生させるなど表示品質を低下させ、またアクティブ
型液晶パネル５０の寿命を低下させてしまう。

これの対策として、例えば液晶セル１７の対向電極（共
通電極）２２にバイアス電圧を印加し、液晶セル１７の
実効電圧が正負のフレームで互いに対称となるよう補正
することによって、直流成分を減少させることが可能で
ある。

また他の対策として、１つの画素電極についてコンプリ
メンタリな２個のＴＰＴを用い、これらＴＰＴの各ゲー
ト電極に対して、１フレーム毎に逆極性のアドレス信号
を交互に印加し、液晶セルに印加される電圧が全体とし
て正負対称となるようにしたアクティブ型液晶パネルが
提案されている（特開昭５３−１４４２９７号）。

〔発明が解決しようとする課題〕

しかしながら、前者においては、液晶セル容量Ｃｆｃに
は液晶セル１７の誘電異方性による電圧依存性があるた
め、液晶セル１７の表示状態によってシフト電圧Δ■Ｅ
Ｃが変動し、対向電橋２２にバイアス電圧を印加するこ
とのみでは直流成分をある程度以上除去することができ
ないという問題がある。

また後者においては、１フレーム毎に逆極性のアドレス
信号をゲート電極に印加し、全体としてはシフト電圧Δ
■１Ｃが正負でキャンセルされてほぼ対称となるが、各
フレーム毎に見ると、シフト電圧Δ■ｉ！、Ｃによる直
流成分は依然として発生している。

したがって、この直流成分によって、各フレームについ
ての画像濃度が変化してしまうこととなり、画像再生の
忠実度が低下するという問題がある。

さらに、例えば動画のように１フレーム毎にデータ信号
Ｓ１２が変化する場合には、全体としても直流成分を完
全に除去することができないという問題がある。

本発明は、上述の問題に鑑み、ＴＦＴなどスイッチング
素子の寄生容量に起因するシフト電圧の発生を防止し、
表示セルに印加される交流電圧中の直流成分の発生を防
止することのできるアクティブマトリクス型表示装！及
びその制御方法を提供することを目的としている。

〔課題を解決するための手段〕

請求項１の発明に係る表示装置は、上述の課題を解決す
るため、第１図〜第８図に示すように、スイッチング素
子１４．１５として、制御電極３Ｉに正方向の電圧を印
加することによって導通状態となるスイッチング素子１
４と、制御電極３１に負方向の電圧を印加することによ
って導通状態となるスイッチング素子１５との２種類が
用いられ、各画素電極２１には、前記２種類のスイッチ
ング素子を含む複数のスイッチング素子１４．１５が接
続され、前記各画素電極２１に接続された複数のスイッ
チング素子１４．１５は、その種類毎に独立して制御電
圧Ｓｌの印加が可能に構成されてなる。

請求項２の発明に係る表示装置は、各画素電極２１に接
続された２種類のスイッチング素子１４１５が、その各
制御電極３１が互いに独立したスキャンバスラインＳＮ
とＳＰ、Ｓｎと５ｎｌ−ＩＳｎ−１とＳｎに接続されて
なる。

請求項３の発明に係る表示装置は、１つのスキャンバス
ライン１１に、当該スキャンバスライン１１を挟んで配
置された２個の画素１ｔ８ｉ２１に接続された互いに種
類の異なるスイッチング素子１４．１５の制′ａ電極３
１が接続されてなる。

請求項４の発明に係る制御方法は、前記各画素電極２１
に接続された２種類のスイッチング素子１４．１５の各
制御電極３１に、互いに逆極性のパルス信号＋ＶＧＮ、
　　　ＶＧＰを同時に印加して同時に導通させる。

請求項５の発明に係る制御方法は、前記スキャンバスラ
イン１１に、互いに逆極性の連続する２つのパルス信号
子ＶＧ　Ｎ　＋　−ＶＧ　Ｐを印加し、前記各画素電極
２１に接続された２種類のスイッチング素子１４．１５
を同時に導通させる。

請求項６の発明に係る制御方法は、１つの表示セル１７
にＮチャネル型のスイッチング素子１４とＰチャネル型
のスイッチング素子１５とを接続し、これらのスイッチ
ング素子１４．１５に互いに逆極性のパルス信号＋■い
＋　　　”　Ｇ　Ｐを同時に印加し、前記表示セル１７
を２つのスイッチング素子１４．１５によって同時に駆
動する。

〔作　用］ 次に、スイッチング素子１４．１５としてＴＰＴを、電
気光学素子として液晶を用いた場合について、特に第１
図を参照してシフト電圧ΔＶｊ２ｃの状態を中心にその
作用を説明する。

Ｎチャネル型のＴＦＴｌ　４を通じて液晶セル１７に信
号電圧（表示データ）を書き込んだ後のシフト電圧ΔＶ
ｊ！ｃ、は、上述の（１）式に基づいて、ΔＶＩ！ｃＮ
　＝　（−ＣｇｓｎＸΔＶＧＮ）＋　　（Ｃ１ｃ＋Ｃｇ
　ｓ　ｎ＋Ｃｇ　ｓ　ｐ）・・・・・・（２） ここで、Ｃｆｆ１ｃは液晶セル容量、Ｃｇｓｎはスキャ
ンバスライン１１と画素電極２１との間の寄生容量を含
むＮチャネル型のＴＦＴ１４のゲート・ソース間容量、
Ｃｇｓｐは同じくＰチャネル型のＴＦＴ１５のゲート・
ソース間容量、ΔＶＧＮはＮチャネル型のＴＦＴ１４の
アドレス後のゲート電圧変化幅である。

また、同様に、Ｐチャネル型のＴＦＴ１５を通じて液晶
セル１７に信号電圧を書き込んだ後のシフト電圧ΔＶｆ
ｃ、は、 ΔＶｊ！　ｃ、−（＋Ｃｇ　ｓ　ｐＸΔｖ　ａ　Ｐ　）
÷（Ｃｊ！　ｃ＋Ｃｇ　ｓ　ｎ＋Ｃｇ　ｓ　ｐ）・・・
・・・（３） ここで、Δ■。、はＰチャネル型のＴＦＴ１５のアドレ
ス後のゲート電圧変化幅である。

これら（２）（３）式から得られるΔＶｊｌ！ｃ、及び
Δ■Ｉｔｃｐの絶対値を等しくすることによって、これ
らが互いに打ち消し合ってシフト電圧Δ■ｌｃが零とな
り、データ信号によって書き込まれた信号電圧士■。が
そのまま次のアドレス信号まで保持される。

これによって、液晶セルに印加される交流電圧中の直流
成分の発生が防止される。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第２図は本発明に係るアクティブ型液晶パネル１の等価
回路図である。

アクティブ型液晶パネルｌは、一定の間隔を存して対向
する図示しないガラス基板の一方側に、互いに直交する
方向に延びる複数のスキャンバスライン１１．１１・・
・及びデータバスライン１３１３・・・が形成されてお
り、これらスキャンバスライン１１及びデータバスライ
ン１３によりマトリクス状に区画される各画素領域に、
画素電極２１がそれぞれ設けられている。

また、図示しない他方側のガラス基板には、全部の画素
電極２１に対向する透明な対向電極２２が共通に設けら
れている。

これら両ガラス基板の間には液晶が充填され、画素電極
２１毎に液晶セル１７が形成されている。

各液晶セル１７を制御するために、Ｎチャネル型のＴＦ
Ｔ１４と、Ｐチャネル型のＴＦＴ１５との２種類のＴＰ
Ｔ１４．１５が、それぞれ液晶セル１７毎に設けられて
いる。

これらＴＰＴ１４．１５は、非晶質シリコンや多結晶シ
リコンを半導体層とし、そのソース・ドレン電極部を、
Ｐ型の場合にはポロンなどの不純物をドープしたＰ型半
導体とし、Ｎ型の場合にはリンや砒素などをドープした
Ｎ型半導体とすることによって構成することができる。

またこれらの形成に当たっては、感光材、酸化膜、及び
窒化膜などをマスクとし、ソース・ドレン部の半導体層
にボロンや砒素を別々にイオン注入や拡散などの方法に
よってドーピングすることによって、これら２種類のＴ
ＰＴ１４．１５を形成することができる。

スキャンバスライン１１は、１ラインに対して、互いに
独立した２本のスキャンバスライン５ＮＳＰが設けられ
ており、上述したＮチャスル型のＴＦＴ１４のゲート電
極３１はスキャンバスラインＳＮに、Ｐチャネル型のＴ
ＦＴ１５のゲート電極３１はスキャンバスラインＳＰに
、それぞれ接続されている。

また、各ＴＦＴ１４　１５のドレン電橋３２はデータバ
スライン１３に、ソース電極３３は画素電極２１に、そ
れぞれ接続されている。

以下の説明及び図面において、スキャンバスライン１１
、データバスライン１３、ＴＦＴ１４１５、及び液晶セ
ル１７のことを、それぞれ、スキャンバスラインＳＮ、
ＳＰ、データバスラインＤ、ＴＦＴ−Ｎ、ＴＦＴ−Ｐ、
又は液晶セルＥというように別の符号により表示し、又
はその符号のみで表示することがある。その場合におい
て、それぞれの要素のマトリクス上での位置に応して、
それぞれの符号に、ｒｎ、ｍ」、’ｎ＋１．ｍ＋１」な
どの座標を示す符号を添えて表示することがある。

第４図は第２図のアクティブ型液晶パネル１を制御する
アドレス信号ＳＩＮ、ＳＩＰの波形図である。

スキャンバスラインＳＮ、ＳＰには、それぞれアドレス
信号ＳＩＮ、ＳＩＰが印加され、データバスラインＤに
はデータ信号Ｓ２が印加される。

なお、アドレス信号ＳＩＮ、ＳＩＰをまとめてアドレス
信号Ｓ１ということがある。

アドレス信号ＳＩＮ、ＳＩＰは、互いに同期した逆極性
のパルス信号であり、その大きさ（電圧１）は、それぞ
れ、■い、■。、である。つまり、アドレス信号ＳＩＮ
は電圧＋ＶＧＨのパルス信号、アドレス信号ＳＩＰは電
圧−■。のパルス信号である。

各ラインのスキャンバスライン１１には、そのライン毎
に、はぼアドレス信号Ｓｌのパルス幅だけ遅れたアドレ
ス信号Ｓ１が順次印加され、これによって全部のスキャ
ンバスライン１１のスキャンが行われる。

つまり、例えば、スキャンバスラインＳＮｎ。

ＳＰｎに印加されるアドレス信号５ＩＮｎ、５ＩＰｎが
、時間ｔ０から時間ｔ１の間に出力されるとすると、次
ラインのスキャンバスラインＳＮｎ十１．ＳＰｎ＋１に
印加されるアドレス信号５ＩＮｎ＋１，５ＩＰｎ＋１は
、時間ｔ１から時間ｔ２の間に出力され、以下順次一定
の時間づつ遅れて出力されるのである。

データ信号Ｓ２は、その大きさがＶ、であり、アドレス
信号Ｓｌとほぼ同じタイミングで印加されるが、１フレ
ーム毎にその極性が正負逆となっているやまた、これに
限られるものではないが、この実施例においてはデータ
信号Ｓ２はアドレス信号Ｓ１よりもパルス幅が広くなっ
ている。

さて、アドレス信号ＳＬＮ、ＳＩＰによって、各画素に
おけるＴＦＴ−Ｎ、ＴＦＴ−Ｐは同時にオンし、これに
よって、データ信号Ｓ２が両方のＴＦＴ−Ｎ、ＴＦＴ−
Ｐを通して液晶セル已に印加されて書き込まれる。

このときに、ＴＦＴ−Ｎ及びＴＦＴ−Ｐのゲート・ソー
ス間容量Ｃｇｓｎ、Ｃｇｓｐ、及びアドレス信号ＳＩＮ
、ＳＩＰの電圧＋ＶＧＮＩ　　　ＶＧＰの間に、 Ｇ　ｇ　ｓ　ｎ　ＸＶｅｓ＝Ｃｇ　ｓ　ｐ　ＸＶＧＰ　
　−−（４）の関係が成立するよう、電圧＋ＶＧＮ、−
Ｖ、ｐの大きさが設定されている。

したがって、上述の作用の項で説明したΔＶ２ｃ８及び
ΔＶｊ！ｃｒの絶対値が等しくなり、これらが互いに打
ち消し合ってシフト電圧ΔＶｆｃが零となる。そのため
、データ信号Ｓ２によって書き込まれた信号電圧上■。

がそのまま次のアドレス信号Ｓ１まで保持される。

これによって、液晶セル１７に印加される交流電圧中の
直流成分の発生が防止される。

第３図は本発明に係る他の実施例のアクティブ型液晶パ
ネル２を示す等価回路図である。

このアクティブ型液晶パネル２は、データバスライン（
図示せず）を、スキャンバスライン１１とは別のガラス
基板に設け、且つ画素電極２１と対向するように配置し
て構成した、いわゆる対向マトリクス方式のアクティブ
型液晶パネルである。

すなわち、画素を構成する各液晶セル１７を制御するた
めに、Ｎチャネル型のＴＦＴ１４とＰチャネル型のＴＦ
Ｔ１５との２種類のＴＰＴ１４１５が設けられ、それぞ
れのゲート電極３１がスキャンバスラインＳＮ　　ＳＰ
に、ソース電極３３が液晶セル１７に、それぞれ接続さ
れている点は上述したアクティブ型液晶パネル１と同様
であるが、各ＴＦＴ１４，１５のドレン電極３２が、ス
キャンバスラインＳＮ、ＳＰと平行に設けられた接地パ
スライン１９に接続され、一定の基準電位（本実施例で
は接地電位）が与えられている点が異なっている。

このアクティブ型液晶パネル２の制御に当たっては、上
述した第４図に示すアドレス信号５ＩＮＳＩＰが用いら
れる。

すなわち、アドレス信号ＳＩＮ、ＳＩＰが、１つの画素
電極２１に接続された２種類のＴＰＴ−Ｎ、ＴＰＴ−Ｐ
のゲート電極３１に同時に印加されることにより、これ
らＴＦＴ−Ｎ、ＴＦＴ−Ｐは同時にオンする。

したがって、上述の（４）式の関係が成立するよう、電
圧＋Ｖ　ＧＭＴ　　　Ｖ　ＧＰの大きさを設定しておく
ことにより、シフト電圧ΔＶｌＣが零となり、液晶セル
１７に印加される交流電圧中の直流成分の発生が防止さ
れる。

第５図は本発明に係る他の実施例のアクティブ型液晶パ
ネル３を示す等価回路図である。

このアクティブ型液晶パネル３では、各ラインについて
、１本のスキャンバスライン１１のみが設けられており
、この１本のスキャンバスライン１１に、当該スキャン
バスライン１１を挟んで配置された２個の画素電極２１
．２１に接続された互いに種類の異なるＴＦＴ−Ｎ、Ｔ
ＦＴ−Ｐのゲート電極３１．３１が接続されている。

換言すれば、１つの画素電極２１に接続された一方の種
類のＴＰＴ−Ｎ（又はＴＰＴ−Ｐ）のゲート電極３１と
、当該Ｗｉ素電極２１に対しデータバスライン１３の方
向に沿って隣接する他の画素電極２１に接続された他方
の種類のＴＰＴ−Ｐ（又はＴＰＴ−Ｎ）のゲート電極３
１とが、同一のスキャンバスライン１１に接続されてい
る。

第６図は第５図のアクティブ型液晶パネル３を制御する
アドレス信号Ｓ１の波形図である。

スキャンバスライン５ｎ−１，Ｓｎ、Ｓｒ＋４−１・・
・には、それぞれアドレス信号５ｉｎ−１，Ｓｌｎ、Ｓ
１ｎ＋１・・・が印加される。

各アドレス信号Ｓ１は、互いに逆極性で且つパルス幅の
等しい連続する２つのパルス信号からなり、それぞれの
大きさは、ＶＣＳ、ＶＧＰである。

また、各アドレス信号５ｉｎ−１，Ｓ１ｎ、Ｓ１ｎ＋１
・・・は、それぞれ１つのパルス幅の分だけ順次遅れて
おり、その正極性のパルス信号は１ライン前に印加され
たアドレス信号の負極性のパルス信号と、その負極性の
パルス信号は１ライン後に印加されるアドレス信号の正
極性のパルス信号と、それぞれ同期している。

つまり、例えば、スキャンバスラインＳｎに印加される
アドレス信号Ｓｉｎによって、時間ｔ０から時間１．の
間にＴＦＴ−Ｎｎ−１，ｍがオンし、時間１．から時間
ｔ２の間にＴＰＴ−Ｐｎｍがオンする。なお、−旦オン
したＴＰＴ−Ｎｎ１は、時間ｔ１においてゲート電極３
１に負極性のパルス信号が印加されることによってオフ
となる。

したがって、各画素電極２１に接続された２種類のＴＦ
Ｔ−Ｎ、ＴＦＴ−Ｐは、同時にオンするので、上述の（
４）式の関係が成立するよう、電圧＋ｖｃｓ、　　　Ｖ
ＧＰの大きさを設定しておくことにより、シフト電圧Δ
■ｌＣが零となり、液晶セル１７に印加される交流電圧
中の直流成分の発生が防止される。

また、このアクティブ型液晶パネル３によると、スキャ
ンバスライン１１の本数を半分に減少することができる
ので、スキャンバスライン１１及びその接続のための電
極の占める面積が減少し、制御のための線数が減少する
など、基板の構造や制御回路などの簡素化を図ることが
できる。

第７図は本発明に係る他の実施例のアクティブ型液晶パ
ネル４を示す等価回路図である。

二のアクティブ型液晶パネル４は、第３図の対向マトリ
クス方式のアクティブ型液晶パネル２に対応するもので
、スキャンバスライン１１の本数を減少させるように構
成したものである。

すなわち、画素を構成する各液晶セル１７を制御するた
めに、Ｎチャネル型のＴＦＴ１４とＰチャネル型のＴＦ
Ｔ１５との２種類のＴＦＴ１４１５が設けられ、それぞ
れのゲート電極３１が１ライン飛びに設けられた２本の
各スキャンバスライン１１に、ドレン電極３２が接地パ
スライン１９に、ソース電極３３が液晶セル１７に、そ
れぞれ接続されている。

例えば、スキャンバスライン５ｎ−１には、ＴＰＴ−Ｐ
ｎ−１，ｍ及びＴＦＴ−Ｎｎ、ｍのゲート電極３１が、
スキャンバスラインＳｎには、ＴＰＴ−Ｎｎ−１，ｍ及
びＴＦＴ−Ｐｎ、ｍのゲート電極３１が、それぞれ接続
されている。

第８図は第７図のアクティブ型液晶パネル４を制御する
アドレス信号Ｓ１の波形図である。

スキャンバスライン５ｎ−１，３ｎ、Ｓｎ＋１・・・に
は、それぞれアドレス信号５ｉｎ−１，５ｔｎ、Ｓ１ｎ
＋１・・・が印加される。

各アドレス信号Ｓ１は、互いに逆極性で且つパルス幅の
等しい連続する２つのパルス信号からなる。

２本１組のスキャンバスライン１１に印加するアドレス
信号５ｉｎ−１とＳｌｎ、Ｓ１ｎ＋１と５１　ｎ＋２・
・・は、それぞれ互いに逆極性のパルスが同期するよう
になっている。例えば、アドレス信号５ｉｎ−１は、電
圧−ＶＧＰのパルス信号と電圧Ｖ。のパルス信号とから
なり、アドレス信号Ｓ１ｎは、これらと同期した電圧Ｖ
ＧＨのパルス信号と電圧−ＶＧＰのパルス信号とからな
る。また、２つ１組のアドレス信号Ｓ１毎に、２つのパ
ルス幅の分だけ順次遅れている。

つまり、例えば、スキャンバスライン５ｎ−１に印加さ
れるアドレス信号５ｉｎ−１の電圧■。、のパルス信号
によって、時間ｔ０から時間ｔ、の間にＴＦＴ−Ｎｎ、
ｍがオンし、これと同時に、スキャンバスラインＳｎに
印加されるアドレス信号Ｓｉｎの電圧−ＶＧＰのパルス
信号によって、ＴＰＴ−Ｐｎ、ｍがオンする。

したがって、各画素電極２１に接続された２種類のＴＦ
Ｔ−Ｎ、ＴＦＴ−Ｐは、同時にオンするので、上述の（
４）式の関係が成立するよう、電圧子ｖＧ　Ｎ　＋　−
ｖＧ　Ｆの大きさを設定しておくことにより、シフト電
圧ΔＶ１ｃが零となり、液晶セル１７に印加される交流
電圧中の直流成分の発生が防止される。

また、このアクティブ型液晶パネル４によると、第３図
のアクティブ型液晶パネル２に比較してスキャンバスラ
イン１１の本数を減少させることができる。

また、上述したいずれのアクティブ型液晶パネル１〜４
においても、１つの液晶セル１７を２つのＴＰＴ１４．
１５によって駆動する冗長構成となっているので、ＴＰ
Ｔ１４．１５の一方に不良が発生して開放状態になった
場合、又は短絡状態になってレーザによる切断を行りた
場合であっても、他方のＴＦＴＩ４，１５によって液晶
セル１７を駆動することができ、表示機能を維持するこ
とができる。

上述の実施例においては、各液晶セル１７について２つ
のＴＰＴ１４．１５を用いたが、３個以上を用いてもよ
い。ＴＰＴ１４．１５に代えて、半導体基板を用いたＰ
チャネル型又はＮチャネル型のＭＯＳトランジスタなど
としてもよい。また、Ｐチャネル型とＮチャネル型の接
続を入れ換えるとともに、パルス信号の極性を入れ換え
たアドレス信号Ｓ１によって制御を行ってもよい。

上述の実施例においては、電気光学素子として液晶を用
いたが、エレクトロルミネッセンス素子、エレクトロク
ロミンク素子など、他の種々の素子を用いることができ
る。アクティブ型液晶パネル１〜４及びその各部の構造
、形状、材質などは、上述した以外の種々のものとする
ことができる。

〔発明の効果〕

本発明によると、ＴＰＴなどスイッチング素子の寄生容
量などに起因するシフト電圧の発生を防止し、表示セル
に印加される交流電圧中の直流成分の発生を防止するこ
とができる。

したがって、寿命が長く表示特性の優れたアクティブマ
トリクス型表示装置を提供することができる。

また、スイッチング素子について冗長性を存しているの
で、スイッチング素子の一方に不良が発生した場合であ
っても、他方のスイッチング素子によって表示セルを駆
動し表示機能を維持することが可能である。

さらに、請求項３の発明によると、スキャンバスライン
の本数が減少し、基板の構造や制御回路などの簡素化を
図ることができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための等価回路図、 第２図は本発明に係るアクティブ型液晶パネルを示す等
価回路図、 第３図は本発明に係る他の実施例のアクティブ型液晶パ
ネルを示す等価回路図、 第４図は第２図及び第３図のアクティブ型液晶パネルを
制御するアドレス信号の波形図、第５図は本発明に係る
他の実施例のアクティブ型液晶パネルを示す等価回路図
、 第６図は第５図のアクティブ型液晶パネルを制御するア
ドレス信号の波形図、 第７図は本発明に係る他の実施例のアクティブ型液晶パ
ネルを示す等価回路図、 第８図は第７図のアクティブ型液晶パネルを制御するア
ドレス信号の波形図、 第９図は従来の一般的なアクティブ型液晶パネルの等価
回路図である。 １５はＴＰＴ　（スイッチング素子）、１７は液晶セル
（表示セル）、 ２１は画素電極、 ３１はゲート電極（制御ｉｉ　ｔ！ｉｉ　）、Ｓｌはア
ドレス信号（制御電圧）、 ＳＮ　　ＳＰ　　５ｎ−Ｉ　　Ｓｎ、Ｓｎ＋１はスキャ
ンバスライン、 ■ＧＮ＋　■ＧＦは電圧（パルス信号）である。 図において、 １〜４はアクティブ型液晶パネル（アクティブマトリク
ス型表示装置）、 １１はスキャンバスライン、 １３はデータバスライン、 １４はＴＰＴ　（スイッチング素子）、ｌ　アクティブ
型液晶パネル 本発明に係るアクティブ型液晶パネルを示す等価回路図
第 図 本発明に係る他の実施例のアクティブ型液晶パネルを示
す等画回路図第 図 ３アクテイブ型液晶パネル 第 図 ｔ−＋　　ｔｏ　　ｔ＋　　ｂ　　ｈ 第７図のアクティブ型液晶パネルを制御するアドレス信
号の波形間第 図 ニアクチイブ型液晶ノ免ル 第 図 第 図

Claims (6)

【特許請求の範囲】
1. （１）互いに直交する方向に延びる複数のスキャンバス
   ライン（１１）及びデータバスライン（１３）と、 マトリクス状に配置された画素電極（２１）及び電気光
   学素子によって形成される複数の表示セル（１７）と、 前記各表示セル（１７）を制御するためのスイッチング
   素子（１４）（１５）と を有してなるアクティブマトリクス型表示装置（１）〜
   （４）であって、 前記スイッチング素子（１４）（１５）は、制御電極（
   ３１）に正方向の電圧を印加することによって導通状態
   となるスイッチング素子（１４）と、制御電極（３１）
   に負方向の電圧を印加することによって導通状態となる
   スイッチング素子（１５）との２種類からなり、 前記各画素電極（２１）には、前記２種類のスイッチン
   グ素子を含む複数のスイッチング素子（１４）（１５）
   が接続され、 前記各画素電極（２１）に接続された複数のスイッチン
   グ素子（１４）（１５）は、その種類毎に独立して制御
   電圧（Ｓ１）の印加が可能に構成されてなる ことを特徴とするアクティブマトリクス型表示装置。
2. （２）互いに直交する方向に延びる複数のスキャンバス
   ライン（１１）及びデータバスライン（１３）と、 マトリクス状に配置された画素電極（２１）及び電気光
   学素子によって形成される複数の表示セル（１７）と、 前記各表示セル（１７）を制御するためのスイッチング
   素子（１４）（１５）と を有してなるアクティブマトリクス型表示装置（１）〜
   （４）であって、 前記各画素電極には、制御電極（３１）に正方向の電圧
   を印加することによって導通状態となるスイッチング素
   子（１４）と制御電極（３１）に負方向の電圧を印加す
   ることによって導通状態となるスイッチング素子（１５
   ）との２種類のスイッチング素子（１４）（１５）が接
   続されており、 前記各画素電極（２１）に接続された２種類のスイッチ
   ング素子（１４）（１５）は、各制御電極（３１）が互
   いに独立したスキャンバスライン（ＳＮ）（ＳＰ），（
   Ｓｎ） （Ｓｎ＋１），（Ｓｎ−１）（Ｓｎ）に接続されてなる ことを特徴とするアクティブマトリクス型表示装置。
3. （３）１つのスキャンバスライン（１１）に、当該スキ
   ャンバスライン（１１）を挟んで配置された２個の画素
   電極（２１）に接続された互いに種類の異なるスイッチ
   ング素子（１４）（１５）の制御電極（３１）が接続さ
   れてなる ことを特徴とする請求項２又は３記載のアクティブマト
   リクス型表示装置。
4. （４）前記各画素電極（２１）に接続された２種類のス
   イッチング素子（１４）（１５）の各制御電極（３１）
   に、互いに逆極性のパルス信号（＋Ｖ＿Ｇ＿Ｎ）（−Ｖ
   ＿Ｇ＿Ｐ）を同時に印加して同時に導通させる ことを特徴とする請求項１から請求項３のいずれか１項
   に記載のアクティブマトリクス型表示装置の制御方法。
5. （５）前記スキャンバスライン（１１）に、互いに逆極
   性の連続する２つのパルス信号（＋Ｖ＿Ｇ＿Ｎ）（−Ｖ
   ＿Ｇ＿Ｐ）を印加し、 前記各画素電極（２１）に接続された２種類のスイッチ
   ング素子（１４）（１５）を同時に導通させる ことを特徴とする請求項３記載のアクティブマトリクス
   型表示装置の制御方法。
6. （６）１つの表示セル（１７）にＮチャネル型のスイッ
   チング素子（１４）とＰチャネル型のスイッチング素子
   （１５）とを接続し、 これらのスイッチング素子（１４）（１５）に互いに逆
   極性のパルス信号（＋Ｖ＿Ｇ＿Ｎ）（−Ｖ＿Ｇ＿Ｐ）を
   同時に印加し、 前記表示セル（１７）を２つのスイッチング素子（１４
   ）（１５）によって同時に駆動する ことを特徴とするアクティブマトリクス型表示装置の制
   御方法。