JPH04132480A - 画像表示方式 - Google Patents
画像表示方式Info
- Publication number
- JPH04132480A JPH04132480A JP2254895A JP25489590A JPH04132480A JP H04132480 A JPH04132480 A JP H04132480A JP 2254895 A JP2254895 A JP 2254895A JP 25489590 A JP25489590 A JP 25489590A JP H04132480 A JPH04132480 A JP H04132480A
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- horizontal
- vertical
- display address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、画像表示方式に関し、特に、表示画像の表示
位置の移動および拡大・縮小等を行う表示方式に関する
。
位置の移動および拡大・縮小等を行う表示方式に関する
。
従来の技術としては、第２図に示すように、表示クロッ
ク発生回路１０１からの表示クロックを受けた表示アド
レスカウンタ１０２が表示アドレスを発生し、この表示
アドレスが、表示アドレス切替器１０３を経て表示アド
レス変換ＲＡＭ１０４のアドレス端子へ入力され、アド
レス変換ＲＡＭ１０４が内部のデータに従って表示アド
レスを変換して出力し、メモリアドレス切替器１０５を
通じて、変換された表示アドレスを画像メモリ１０６の
アドレス端子へ入力し、画像メモリが入力された表示ア
ドレスに従って画像データを出力し、ＤＡコンバータ１
０７により映像信号に変換し出力していた。
ク発生回路１０１からの表示クロックを受けた表示アド
レスカウンタ１０２が表示アドレスを発生し、この表示
アドレスが、表示アドレス切替器１０３を経て表示アド
レス変換ＲＡＭ１０４のアドレス端子へ入力され、アド
レス変換ＲＡＭ１０４が内部のデータに従って表示アド
レスを変換して出力し、メモリアドレス切替器１０５を
通じて、変換された表示アドレスを画像メモリ１０６の
アドレス端子へ入力し、画像メモリが入力された表示ア
ドレスに従って画像データを出力し、ＤＡコンバータ１
０７により映像信号に変換し出力していた。
表示画像の位置や大きさ等を変更するには、マイクロプ
ロセッサ１０８を用いて、表示アドレス切替器１０３お
よびメモリアドレス切替器１０５を切替えて、アドレス
変換ＲＡＭ１０４のアドレスバスとマイクロプロセンサ
１０８のアドレスバスとを接続し、およびアドレス変換
ＲＡＭ１０４のデータバスとマイクロプロセッサ１０８
のデータバスとを接続し、マイクロプロセッサ１０８が
アドレス変換ＲＡＭ１０４内部のデータを変更した後、
再び表示アドレス切替器１０３およびメモリアドレス切
替器１０５を初期状態へ戻し、画像表示を行っていた。
ロセッサ１０８を用いて、表示アドレス切替器１０３お
よびメモリアドレス切替器１０５を切替えて、アドレス
変換ＲＡＭ１０４のアドレスバスとマイクロプロセンサ
１０８のアドレスバスとを接続し、およびアドレス変換
ＲＡＭ１０４のデータバスとマイクロプロセッサ１０８
のデータバスとを接続し、マイクロプロセッサ１０８が
アドレス変換ＲＡＭ１０４内部のデータを変更した後、
再び表示アドレス切替器１０３およびメモリアドレス切
替器１０５を初期状態へ戻し、画像表示を行っていた。
上述した従来の画像表示方式では、表示アドレスカウン
タ１０２が発生するすべての表示アドレス値を、アドレ
ス変換ＲＡＭ１０４によって変換するため、アドレス変
換ＲＡＭには大きな容量が必要となる。例えば、解像度
が水平６４０ドツト×垂直４００ラインの表示装置の場
合、アドレス変換ＲＡＭには４，６０８，０００ビツト
もの大きな容量が必要になってしまう。
タ１０２が発生するすべての表示アドレス値を、アドレ
ス変換ＲＡＭ１０４によって変換するため、アドレス変
換ＲＡＭには大きな容量が必要となる。例えば、解像度
が水平６４０ドツト×垂直４００ラインの表示装置の場
合、アドレス変換ＲＡＭには４，６０８，０００ビツト
もの大きな容量が必要になってしまう。
本発明の目的は、アドレス変換ＲＡＭに必要な容量を大
幅に減らすことができる画像表示方式を提供することに
ある。
幅に減らすことができる画像表示方式を提供することに
ある。
本発明の画像表示方式は、
入力に表示クロックを受け、水平表示アドレスを出力す
る水平表示アドレスカウンタと、入力に表示クロックを
受け、垂直表示アドレスを出力する垂直表示アドレスカ
ウンタと、アドレス入力に前記水平表示アドレスが接続
された水平表示アドレス変換メモリと、 アドレス入力に前記垂直表示アドレスが接続された垂直
表示アドレス変換メモリと、 前記水平表示アドレス変換メモリのデータバスおよび前
記垂直表示アドレス変換メモリのデータバスがそれぞれ
アドレス入力に接続され、入力されるアドレスによって
画像データを出力する画像メモリと、 前記水平および垂直表示アドレス変換メモリの内容をそ
れぞれ書替える書替え手段とを備えることを特徴とする
。
る水平表示アドレスカウンタと、入力に表示クロックを
受け、垂直表示アドレスを出力する垂直表示アドレスカ
ウンタと、アドレス入力に前記水平表示アドレスが接続
された水平表示アドレス変換メモリと、 アドレス入力に前記垂直表示アドレスが接続された垂直
表示アドレス変換メモリと、 前記水平表示アドレス変換メモリのデータバスおよび前
記垂直表示アドレス変換メモリのデータバスがそれぞれ
アドレス入力に接続され、入力されるアドレスによって
画像データを出力する画像メモリと、 前記水平および垂直表示アドレス変換メモリの内容をそ
れぞれ書替える書替え手段とを備えることを特徴とする
。
本発明の画像表示方式によれば、
前記書替え手段が、
マイクロプロセッサと、
前記水平表示アドレスカウンタからのアドレスバスと、
前記マイクロプロセッサからのアドレスバスとを切替え
る水平表示アドレスバス切替器と、前記垂直表示アドレ
スカウンタからのアドレスバスと前記マイクロプロセッ
サからのアドレスバスとを切替える垂直表示アドレスバ
ス切替器と、前記水平表示アドレス変換メモリに接続さ
れ、前記画像メモリへのデータバスおよびマイクロプロ
セッサへのデータバスを切替える水平メモリアドレス切
替器と、 前記垂直表示アドレス変換メモリに接続され、前記画像
メモリへのデータバスおよび前記マイクロプロセッサへ
のデータバスを切替える垂直メモリアドレス切替器とか
ら構成され、 前記マイクロプロセッサは、前記水平表示アドレスバス
切替器、前記垂直表示アドレスバス切替器、前記水平メ
モリアドレス切替器、前記垂直メモリアドレス切替器の
切替えを制御すると共に、前記水平表示アドレス変換メ
モリおよび前記垂直表示アドレス変換メモリのデータを
書替えることを特徴とする。
前記マイクロプロセッサからのアドレスバスとを切替え
る水平表示アドレスバス切替器と、前記垂直表示アドレ
スカウンタからのアドレスバスと前記マイクロプロセッ
サからのアドレスバスとを切替える垂直表示アドレスバ
ス切替器と、前記水平表示アドレス変換メモリに接続さ
れ、前記画像メモリへのデータバスおよびマイクロプロ
セッサへのデータバスを切替える水平メモリアドレス切
替器と、 前記垂直表示アドレス変換メモリに接続され、前記画像
メモリへのデータバスおよび前記マイクロプロセッサへ
のデータバスを切替える垂直メモリアドレス切替器とか
ら構成され、 前記マイクロプロセッサは、前記水平表示アドレスバス
切替器、前記垂直表示アドレスバス切替器、前記水平メ
モリアドレス切替器、前記垂直メモリアドレス切替器の
切替えを制御すると共に、前記水平表示アドレス変換メ
モリおよび前記垂直表示アドレス変換メモリのデータを
書替えることを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例の回路ブロック図を示す。
この画像表示方式は、表示クロックを発生する表示クロ
ック発生回路１と、この表示クロック発生回路からの表
示クロックを受け、水平表示アドレスを出力する水平表
示アドレスカウンタ２と、表示クロック発生回路１から
の表示クロックを受け、垂直表示アドレスを出力する垂
直表示アドレスカウンタ３と、水平表示アドレスカウン
タ２からのアドレスバスと後述するマイクロプロセッサ
１２からのアドレスバスとを切替える水平表示アドレス
バス切替器４と、垂直表示アドレスカウンタ３からのア
ドレスバスとマイクロプロセッサ１２からのアドレスバ
スとを切替える垂直表示アドレスバス切替器５と、アド
レス入力に水平表示アドレスが接続される水平表示アド
レス変換ＲＡＭ６と、アドレス入力に垂直表示アドレス
が接続される垂直表示アドレス変換ＲＡＭ９と、画像メ
モリ１０と、水平表示アドレス変換ＲＡＭ６に接続され
、画像メモ１月Ｏへのデータバスおよびマイクロプロセ
ッサ１２へのデータバスを切替える水平メモリアドレス
切替器８と、垂直表示アドレス変換ＲＡＭ７に接続され
、画像メモリ１０へのデータバスおよびマイクロプロセ
ッサ１２へのデータバスを切替える垂直メモリアドレス
切替器９と、画像メモ１月０から読出された画像データ
を映像信号に変換して表示装置（図示せず）へ送るＤＡ
コンバータ１１と、切替器４，５，８．９の切替えを制
御し、およびＲＡＭ６．７のデータを書替えるマイクロ
プロセッサ１２とを備えている。
ック発生回路１と、この表示クロック発生回路からの表
示クロックを受け、水平表示アドレスを出力する水平表
示アドレスカウンタ２と、表示クロック発生回路１から
の表示クロックを受け、垂直表示アドレスを出力する垂
直表示アドレスカウンタ３と、水平表示アドレスカウン
タ２からのアドレスバスと後述するマイクロプロセッサ
１２からのアドレスバスとを切替える水平表示アドレス
バス切替器４と、垂直表示アドレスカウンタ３からのア
ドレスバスとマイクロプロセッサ１２からのアドレスバ
スとを切替える垂直表示アドレスバス切替器５と、アド
レス入力に水平表示アドレスが接続される水平表示アド
レス変換ＲＡＭ６と、アドレス入力に垂直表示アドレス
が接続される垂直表示アドレス変換ＲＡＭ９と、画像メ
モリ１０と、水平表示アドレス変換ＲＡＭ６に接続され
、画像メモ１月Ｏへのデータバスおよびマイクロプロセ
ッサ１２へのデータバスを切替える水平メモリアドレス
切替器８と、垂直表示アドレス変換ＲＡＭ７に接続され
、画像メモリ１０へのデータバスおよびマイクロプロセ
ッサ１２へのデータバスを切替える垂直メモリアドレス
切替器９と、画像メモ１月０から読出された画像データ
を映像信号に変換して表示装置（図示せず）へ送るＤＡ
コンバータ１１と、切替器４，５，８．９の切替えを制
御し、およびＲＡＭ６．７のデータを書替えるマイクロ
プロセッサ１２とを備えている。
水平表示アドレスバス切替器４．垂直表示アドレスバス
切替器５．水平メモリアドレス切替器８゜垂直メモリア
ドレス切替器９．マイクロプロセッサ１２は、書替え手
段を構成している。
切替器５．水平メモリアドレス切替器８゜垂直メモリア
ドレス切替器９．マイクロプロセッサ１２は、書替え手
段を構成している。
この実施例では、表示装置の水平方向の解像度が６４０
ドツト、垂直方向の解像ドツトが４００ラインであるも
のとする。したがって、水平表示アドレスは１０ビツト
、垂直表示アドレスは９ビツト必要である。
ドツト、垂直方向の解像ドツトが４００ラインであるも
のとする。したがって、水平表示アドレスは１０ビツト
、垂直表示アドレスは９ビツト必要である。
次に、本実施例の動作を説明する。
表示クロック発生回路１は、表示ドツトクロックを発生
し、水平表示アドレスカウンタ２および垂直表示アドレ
スカウンタ３へそれぞれ入力する。
し、水平表示アドレスカウンタ２および垂直表示アドレ
スカウンタ３へそれぞれ入力する。
水平表示アドレスカウンタ２は、水平走査周期に同期し
て、水平方向のドツトの表示アドレスを０から６３９ま
でカウントし、１０ビツトの水平表示アドレスバスへ出
力する。水平表示アドレスバス切替器４は、第１の入力
に水平表示アドレスカウンタ２からの表示アドレスバス
を、第２の入力にマイクロプロセッサ１２からのアドレ
スバスをそれぞれ接続されており、マイクロプロセッサ
１２によって第１または第２の入力のいずれかのアドレ
スバスを選択し、水平表示アドレス変換ＲＡＭ６のアド
レス端子へ出力する。
て、水平方向のドツトの表示アドレスを０から６３９ま
でカウントし、１０ビツトの水平表示アドレスバスへ出
力する。水平表示アドレスバス切替器４は、第１の入力
に水平表示アドレスカウンタ２からの表示アドレスバス
を、第２の入力にマイクロプロセッサ１２からのアドレ
スバスをそれぞれ接続されており、マイクロプロセッサ
１２によって第１または第２の入力のいずれかのアドレ
スバスを選択し、水平表示アドレス変換ＲＡＭ６のアド
レス端子へ出力する。
画像表示期間中、水平表示アドレスバス切替器４は、水
平表示アドレスカウンタ２側に切替え接続されているの
で、水平表示アドレス変換ＲＡＭ６には、表示装置の水
平走査周期に同期した表示アドレスが入力され、これに
従って水平表示アドレス変換ＲＡＭ６内部のデータが読
出される。水平表示アドレス変換ＲＡＭ６から読出され
るデータは、１０ビツトのバス幅を有し、水平メモリア
ドレス切替器８に入力される。画像表示期間中において
は水平メモリアドレス切替器８は、水平表示アドレス変
換ＲＡＭ６から入力した１０ビツトのデータを、画像メ
モリ刊の下位側１０ビツトのデータバスへ出力する。画
像メモ言置０の下位側へ与えられるアドレスによって、
水平方向の画像データの読出しが行われる。
平表示アドレスカウンタ２側に切替え接続されているの
で、水平表示アドレス変換ＲＡＭ６には、表示装置の水
平走査周期に同期した表示アドレスが入力され、これに
従って水平表示アドレス変換ＲＡＭ６内部のデータが読
出される。水平表示アドレス変換ＲＡＭ６から読出され
るデータは、１０ビツトのバス幅を有し、水平メモリア
ドレス切替器８に入力される。画像表示期間中において
は水平メモリアドレス切替器８は、水平表示アドレス変
換ＲＡＭ６から入力した１０ビツトのデータを、画像メ
モリ刊の下位側１０ビツトのデータバスへ出力する。画
像メモ言置０の下位側へ与えられるアドレスによって、
水平方向の画像データの読出しが行われる。
一方、垂直方向の表示に関しても同様に、垂直表示アド
レスカウンタ３が、垂直走査周期に同期して、表示ライ
ンのアドレスをＯから３９９までカラントし、９ピント
の垂直表示アドレスバスへ出力する。画像表示期間中に
おいて、垂直表示アドレスカウンタ３からの垂直表示ア
ドレスは、垂直表示アドレスバス切替器５を経て垂直表
示アドレス変換ＲＡＭ７のアドレスへ入力され、入力さ
れた垂直表示アドレスに従って垂直表示アドレス変換Ｒ
ＡＭ１から９ビツトのデータが読出され、垂直メモリア
ドレス切替器９を経て画像メモリ１０の上位側のアドレ
スバスへ入力される。
レスカウンタ３が、垂直走査周期に同期して、表示ライ
ンのアドレスをＯから３９９までカラントし、９ピント
の垂直表示アドレスバスへ出力する。画像表示期間中に
おいて、垂直表示アドレスカウンタ３からの垂直表示ア
ドレスは、垂直表示アドレスバス切替器５を経て垂直表
示アドレス変換ＲＡＭ７のアドレスへ入力され、入力さ
れた垂直表示アドレスに従って垂直表示アドレス変換Ｒ
ＡＭ１から９ビツトのデータが読出され、垂直メモリア
ドレス切替器９を経て画像メモリ１０の上位側のアドレ
スバスへ入力される。
前述した水平方向の表示と垂直方向の表示が、表示装置
の画面走査に従って行われることにより、画像メモ１月
０から画像データが読出され、読出された画像データは
、ＤＡコンバータ１１により映像信号に変換され、表示
装置へ出力される。
の画面走査に従って行われることにより、画像メモ１月
０から画像データが読出され、読出された画像データは
、ＤＡコンバータ１１により映像信号に変換され、表示
装置へ出力される。
画像メモリ１０に入力される表示アドレスは、水平およ
び垂直表示アドレス変換ＲＡＭ６．７から読出されたデ
ータであるので、水平および垂直表示アドレス変換ＲＡ
Ｍ６．７の内部のデータを書替えることにより、画像メ
モリ１０に与える水平および垂直表示アドレスを変える
ことができる。よって、水平および垂直表示アドレス変
換ＲＡＭ６゜７の内部データの変更により、表示画像に
対して、水平および垂直方向への表示位置の変更や、拡
大・縮小表示等を行うことが可能となる。
び垂直表示アドレス変換ＲＡＭ６．７から読出されたデ
ータであるので、水平および垂直表示アドレス変換ＲＡ
Ｍ６．７の内部のデータを書替えることにより、画像メ
モリ１０に与える水平および垂直表示アドレスを変える
ことができる。よって、水平および垂直表示アドレス変
換ＲＡＭ６゜７の内部データの変更により、表示画像に
対して、水平および垂直方向への表示位置の変更や、拡
大・縮小表示等を行うことが可能となる。
水平および垂直表示アドレス変換ＲＡＭ６．７の内部デ
ータを書替えるには、マイクロプロセッサ１２が水平お
よび垂直表示アドレスバス切替器４５を切替えて、マイ
クロプロセッサ１２のアドレスバスと水平および垂直表
示アドレス変換ＲＡＭ６゜７のアドレスバスとを接続し
、更に、水平および垂直メモリアドレス切替器８．９を
切替えて、マイクロプロセッサ１２のデータバスと水平
および垂直表示アドレス変換ＲＡＭ６．７のデータバス
とを接続した後、表示画像に対する処理に従って、水平
および垂直表示アドレス変換ＲＡＭ６．７のデータを書
替えて、再び、水平および垂直表示アドレスバス切替器
４，５を、水平および垂直表示アドレスカウンタ２，３
側へ切替え、水平および垂直メモリアドレス切替器８．
９を画像メモリ１０のアドレスバス側へ切替える。
ータを書替えるには、マイクロプロセッサ１２が水平お
よび垂直表示アドレスバス切替器４５を切替えて、マイ
クロプロセッサ１２のアドレスバスと水平および垂直表
示アドレス変換ＲＡＭ６゜７のアドレスバスとを接続し
、更に、水平および垂直メモリアドレス切替器８．９を
切替えて、マイクロプロセッサ１２のデータバスと水平
および垂直表示アドレス変換ＲＡＭ６．７のデータバス
とを接続した後、表示画像に対する処理に従って、水平
および垂直表示アドレス変換ＲＡＭ６．７のデータを書
替えて、再び、水平および垂直表示アドレスバス切替器
４，５を、水平および垂直表示アドレスカウンタ２，３
側へ切替え、水平および垂直メモリアドレス切替器８．
９を画像メモリ１０のアドレスバス側へ切替える。
上述の動作により、表示画像に対して、水平および垂直
方向において、表示位置の移動や、拡大・縮小等の処理
が行われる。
方向において、表示位置の移動や、拡大・縮小等の処理
が行われる。
前述したように、本実施例では、表示装置の解像度が水
平６４０ドツト、垂直４００ラインであることから、水
平表示アドレスは１０ビツト、垂直表示アドレスは９ビ
ツト必要である。このことがら、水平および垂直表示ア
ドレス変換ＲＡＭ６．７にそれぞれ必要な容量は、 水平表示アドレス変換ＲＡＭ ＝６４０Ｘ１０＝６，４００ビット 垂直表示アドレス変換ＲＡＭ ＝４００Ｘ ９ ＝３．６００ビツト 両者の合計は、１０，０００ビツトとなる。
平６４０ドツト、垂直４００ラインであることから、水
平表示アドレスは１０ビツト、垂直表示アドレスは９ビ
ツト必要である。このことがら、水平および垂直表示ア
ドレス変換ＲＡＭ６．７にそれぞれ必要な容量は、 水平表示アドレス変換ＲＡＭ ＝６４０Ｘ１０＝６，４００ビット 垂直表示アドレス変換ＲＡＭ ＝４００Ｘ ９ ＝３．６００ビツト 両者の合計は、１０，０００ビツトとなる。
このように、解像度が水平６４０ドツト、垂直４００ラ
インの表示装置の場合、従来は４，６０８，０００ビツ
ト必要であるが、本実施例では１０，０００ビツトに減
らすことができる。
インの表示装置の場合、従来は４，６０８，０００ビツ
ト必要であるが、本実施例では１０，０００ビツトに減
らすことができる。
以上説明したように本発明は、表示アドレスを水平およ
び垂直方向に分割し、各々の表示アドレスバスに水平お
よび垂直表示アドレス変換ＲＡＭを接続し、水平および
垂直方向の表示アドレスの変換処理を行うことにより、
表示画像の位置の移動や、拡大・縮小等が行えると同時
に、アドレス変換ＲＡＭに必要な容量を大幅に減らすこ
とができる効果がある。
び垂直方向に分割し、各々の表示アドレスバスに水平お
よび垂直表示アドレス変換ＲＡＭを接続し、水平および
垂直方向の表示アドレスの変換処理を行うことにより、
表示画像の位置の移動や、拡大・縮小等が行えると同時
に、アドレス変換ＲＡＭに必要な容量を大幅に減らすこ
とができる効果がある。
第１図は、本発明による画像表示方式の一実施例の回路
ブロック図、 第２図は、従来例の回路ブロック図である。 ■・・・・・表示クロック発生回路 ２・・・・・水平表示アドレスカウンタ３・・・・・垂
直表示アドレスカウンタ４・・・・・水平表示アドレス
バス切替器５・・・・・垂直表示アトルスバス切替器６
・・・・・水平表示アドレス変換ＲＡＭ７・・・・・垂
直表示アドレス変換ＲＡＭ８・・・・・水平メモリアド
レス切替器９・・・・・垂直メモリアドレス切替器・画
像メモリ ・ＤＡコンバータ ・マイクロプロセッサ ・表示クロック発生回路 ・表示アドレスカウンタ ・表示アドレス切替器 ・表示アドレス変換ＲＡＭ ・メモリアドレス切替器 ・画像メモリ ・ＤＡコンバータ ・マイクロプロセ・ノサ
ブロック図、 第２図は、従来例の回路ブロック図である。 ■・・・・・表示クロック発生回路 ２・・・・・水平表示アドレスカウンタ３・・・・・垂
直表示アドレスカウンタ４・・・・・水平表示アドレス
バス切替器５・・・・・垂直表示アトルスバス切替器６
・・・・・水平表示アドレス変換ＲＡＭ７・・・・・垂
直表示アドレス変換ＲＡＭ８・・・・・水平メモリアド
レス切替器９・・・・・垂直メモリアドレス切替器・画
像メモリ ・ＤＡコンバータ ・マイクロプロセッサ ・表示クロック発生回路 ・表示アドレスカウンタ ・表示アドレス切替器 ・表示アドレス変換ＲＡＭ ・メモリアドレス切替器 ・画像メモリ ・ＤＡコンバータ ・マイクロプロセ・ノサ
Claims (2)
- （１）入力に表示クロックを受け、水平表示アドレスを
出力する水平表示アドレスカウンタと、入力に表示クロ
ックを受け、垂直表示アドレスを出力する垂直表示アド
レスカウンタと、 アドレス入力に前記水平表示アドレスが接続された水平
表示アドレス変換メモリと、 アドレス入力に前記垂直表示アドレスが接続された垂直
表示アドレス変換メモリと、 前記水平表示アドレス変換メモリのデータバスおよび前
記垂直表示アドレス変換メモリのデータバスがそれぞれ
アドレス入力に接続され、入力されるアドレスによって
画像データを出力する画像メモリと、 前記水平および垂直表示アドレス変換メモリの内容をそ
れぞれ書替える書替え手段とを備えることを特徴とする
画像表示方式。 - （２）前記書替え手段が、 マイクロプロセッサと、 前記水平表示アドレスカウンタからのアドレスバスと、
前記マイクロプロセッサからのアドレスバスとを切替え
る水平表示アドレスバス切替器と、前記垂直表示アドレ
スカウンタからのアドレスバスと前記マイクロプロセッ
サからのアドレスバスとを切替える垂直表示アドレスバ
ス切替器と、前記水平表示アドレス変換メモリに接続さ
れ、前記画像メモリへのデータバスおよびマイクロプロ
セッサへのデータバスを切替える水平メモリアドレス切
替器と、 前記垂直表示アドレス変換メモリに接続され、前記画像
メモリへのデータバスおよび前記マイクロプロセッサへ
のデータバスを切替える垂直メモリアドレス切替器とか
ら構成され、 前記マイクロプロセッサは、前記水平表示アドレスバス
切替器、前記垂直表示アドレスバス切替器、前記水平メ
モリアドレス切替器、前記垂直メモリアドレス切替器の
切替えを制御すると共に、前記水平表示アドレス変換メ
モリおよび前記垂直表示アドレス変換メモリのデータを
書替えることを特徴とする画像表示方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254895A JPH04132480A (ja) | 1990-09-25 | 1990-09-25 | 画像表示方式 |
| EP91116212A EP0477843B1 (en) | 1990-09-25 | 1991-09-24 | Image display system |
| CA 2052179 CA2052179C (en) | 1990-09-25 | 1991-09-24 | Image display system |
| DE1991620755 DE69120755T2 (de) | 1990-09-25 | 1991-09-24 | Bildanzeigesystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254895A JPH04132480A (ja) | 1990-09-25 | 1990-09-25 | 画像表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04132480A true JPH04132480A (ja) | 1992-05-06 |
Family
ID=17271336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254895A Pending JPH04132480A (ja) | 1990-09-25 | 1990-09-25 | 画像表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04132480A (ja) |
-
1990
- 1990-09-25 JP JP2254895A patent/JPH04132480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01194082A (ja) | 画像拡大装置 | |
| JPH10334227A (ja) | イメージをアップスケーリングする方法及び装置 | |
| EP2346240B1 (en) | Image processing method and device, and imaging apparatus using the image processing device | |
| JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
| JPH04132480A (ja) | 画像表示方式 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| EP0477843B1 (en) | Image display system | |
| US6128343A (en) | Apparatus and method for converting video signal in scanning line order | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2558248B2 (ja) | 画像処理装置及び方法 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JP2000125192A (ja) | 画像合成装置 | |
| JPS61251288A (ja) | 画像処理装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JPH07219512A (ja) | ラスタスキャンｔｖ画像生成装置及び高解像度ｔｖ画像の合成表示方式 | |
| JPH08305540A (ja) | 表示システム及び表示画面切換え方法 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| KR0183607B1 (ko) | 다중 화상 데이타 캡쳐 시스템 | |
| JPH11220731A (ja) | 画像処理装置 | |
| JPS62153894A (ja) | 画像表示装置 | |
| JPS60154782A (ja) | 挿入画像信号作成装置 | |
| JPH03216691A (ja) | 動画／静止画表示制御装置 | |
| JPH0715662A (ja) | 映像信号処理方法および映像信号処理回路 |