JPH04120591A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置の画質の改善に関するものである
。

〔従来の技術〕

第２図は従来の液晶表示装置の構成を示すブロック図で
ある。同図に示されるように、従来の液晶表示装置の液
晶パネルには、液晶層（図示せず）、マトリクス状に配
置された画素電極（図示せず）、画素電極に印加される
駆動信号を制御する薄膜トランジスタ（図示せず）、ド
レイン電％Ｄ１〜Ｄ８、及びゲート電極０１〜ＧＮが備
えられている。

また、従来の装置には、液晶パネル１のドレイン電極Ｄ
１〜ＤＨにドレイン信号を印加するドレインドライバ２
と３、ゲート電極０１〜ＧＮにゲート信号を印加するゲ
ートドライバ４、及びドレイン発生タイミングやゲート
発生タイミングを与えるＬＣＤ制御部５が備えられてい
る。

第３図は第２図のドレインドライバの構成の一例を示す
ブロック図である。このドレインドライバでは、水平走
査スタートパルスＳＴＨ入力後、水平シフトクロックＣ
ＰＨによりシフトレジスタ１１に順次シフトされるオン
信号がレベルシフタ１２を介してスイッチ１３に印加さ
れ、スイッチ１３かオンの間にサンプルホールド回路と
してのコンデンサ１４にアナログ映像信号Ｖ　Ｉ　ＤＥ
ＯＡ〜Ｃに比例した量の電荷か蓄積される。そして、こ
の電荷に比例しな電圧が出力イネーブル信号ＯＥオンの
間にバッファ１５を介してドレイン電極Ｄ１〜Ｄ６ｏに
印加される６尚、１６はバッファ１５の電源回路である
。

第４図は第２図の装置の動作を示すタイミングチャート
である。この装置では、第４図に示されるように、水平
同期信号（周期：６３．５μｓ）の発生間隔の間でライ
ンデータをサンプルホールドし、その後ドレインドライ
バ駆動信号がドレインに出力される。薄膜トランジスタ
を介してドレインに接続されている画素電極にはゲート
駆動信号がオンの間だけドレインドライバ駆動信号が印
加され、画像が表示される。

〔発明が解決しようとする課題〕

しかしながら、上記従来例におけるゲート駆動信号は、
第４図に示されるように、画素ｃ、１−Ｄ１では矩形の
波形であるが、ゲートドライバから離れた位置にある画
素Ｇ１−ＤＨではゲート電極の抵抗により波形が歪んで
しまい、ゲート駆動波形がオフになりきる前に（即ち、
画素を表示している間に）ドレインドライバ駆動信号か
■２からΔ■１だけ変動しく出力イネーブル信号がオフ
になることにより下がる）、この電圧変動による液晶透
過率の変動により画質の劣化が生じる問題かあった。

ここで、第５図はマルチカラー駆動時のドレイン電圧Ｖ
。−透過率Ｔ特性を示し、第６図は階調表示をするフル
カラー駆動時のドレイン電圧Ｖ。

透過率Ｔ特性を示す。第５図から分かるように、マルチ
カラー駆動ではドレイン電圧を透過率か安定している値
■　に設定しているのでΔ■１の電圧変動は画質に影響
しないが、第６図から分かるように、階調表示をするフ
ルカラー駆動ではドレイン電圧を透過率特性の傾斜して
いる範囲（電圧■　から■４の範囲）に設定しているの
でΔＶ２の電圧変動は透過率の変動ΔＴをもたらし、画
質に影響する。従って、上記画質の劣化はフルカラー駆
動の場合に問題となる。

そこで、本発明は上記課題に鑑み、電圧変動による画質
劣化の生じない液晶表示装置を提供することを目的とす
る。

〔課題を解決するための手段〕

本発明に係る液晶表示装置は、液晶層と、上記液晶層に
電界を加える複数の画素電極と、上記複数の画素電極の
それぞれに印加される駆動信号を制御する複数の薄膜ト
ランジスタと、所定方向に複数本配列されており上記薄
膜トランジスタのゲートに接続されたゲート電極と、上
記ゲート電極に交差する方向に複数本配列されており上
記薄膜トランジスタのドレインに接続されたドレイン電
極とを有する液晶パネルと、上記ゲート電極に一定時間
オンになるゲート駆動信号を印加するゲートドライバと
、一定周期で一定時間オンになる出力イネーブル信号を
出力するドレイン駆動信号発生部と、上記出力イネーブ
ル信号に応じた時間だけ、映像信号に対応してドレイン
ドライバ駆動信号を上記ドレイン電極に印加するドレイ
ンドライバとを有し、上記薄膜トランジスタのゲートに
印加されるゲート駆動信号がオンの間、上記ドレインド
ライバ駆動信号を上記画素電極に印加して画像を表示す
る液晶表示装置において、上記複数本のドレイン電極を
複数のグループに区分し、この区分されたグループ毎に
上記ドレインドライバを分割し、この分割されたドレイ
ンドライバのそれぞれに別個のタイミングで出力イネー
ブル信号か入力されるように上記ドレイン駆動信号発生
部を構成し、上記薄膜トランジスタのゲートに印加され
るゲート駆動信号がオンからオフになる際の立下がり特
性に応じた時間だけ上記グループ毎に上記出力イネーブ
ル信号の発生タイミングを遅延させることにより、上記
薄膜トランジスタのゲートに印加されるゲート駆動信号
がオフになった後に上記出力イネーブル信号がオフにな
るよう駆動させることを特徴としている。

また、他の発明に係る液晶表示装置は、液晶層と、上記
液晶層に電界を加える複数の画素電極と、上記複数の画
素電極のそれぞれに印加される駆動信号を制御する複数
の薄膜トランジスタと、所定方向に複数本配列されてお
り上記薄膜トランジスタのゲートに接続されたゲート電
極と、上記ゲート電極に交差する方向に複数本配列され
ており上記薄膜トランジスタのドレインに接続されたド
レイン電極とを有する液晶パネルと、上記グー１〜電極
に一定時間オンになるゲート駆動信号を印加するゲート
ドライバと、一定周期で一定時間オンになる出力イネー
ブル信号を出力するドレイン駆動信号発生部と、上記出
力イネーブル信号に応じた時間だけ、映像信号に対応し
てドレインドライバ駆動信号を上記ドレイン電極に印加
するドレインドライバとを有し、上記薄膜トランジスタ
のゲートに印加されるゲート駆動信号がオンの間、上記
ドレインドライバ駆動信号を上記画素電極に印加して画
像を表示する液晶表示装置において、上記複数本のドレ
イン電極を複数のグループに区分し、この区分されたグ
ループ毎に上記ドレインドライバを分割し、この分割さ
れたドレインドライバのそれぞれに上記出力イネーブル
信号を伝送する抵抗特性の異なる配線を別個に備え、上
記薄膜トランジスタのゲートに印加されるゲート駆動信
号がオンからオフになる際の立下がり特性に応じて上記
配線のそれぞれの抵抗特性を設定することにより、上記
薄膜トランジスタのゲートに印加されるデーｌ−駆動信
号かオフになった後に上記ドレインドライバに印加され
る出力イネーブル信号がオフになるよう駆動させること
を特徴としている。

〔作　用〕

本発明においては、複数本のドレイン電極を複数のグル
ープに区分し、この区分されたグループ毎にドレインド
ライバを分割し、この分割されたドレインドライバのそ
れぞれに別個のタイミングで出力イネーブル信号が入力
されるようにドレイン駆動信号発生部を構成している。

そして、薄膜トランジスタのゲートに印加されるゲート
駆動信号の立下がり特性に応じた時間だけ各グループ毎
に出力イネーブル信号の発生タイミングを遅延させるこ
とにより、ゲート駆動信号がオフになった後に出力イネ
ーブル信号かオフになるよう駆動させている。これによ
り、ゲート駆動信号がオンで画素表示がされている間に
は出力イネーブル信号がオフにならないようにし、ドレ
イン駆動信号の電圧変動を画素表示がなされていない間
に生じさせて、画質の劣化が生じないようにしている。

また、他の発明においては、複数本のドしイン電極を複
数のグループに区分し、この区分されたグループ毎にド
レ、イントライバを分割し、この分割されたドレインド
ライバのそれぞれに出力イネーブル信号を伝送する抵抗
特性の粟なる配線を別個に備え、この別個の配線を介し
て上記出力イネーブル信号かドレインドライバに伝送さ
れるように構成している。これは薄膜トランジスタめゲ
ートに印加されるゲート駆動信号がオンからオフになる
際の立下がり特性に応じて上記イれぞれの配線の抵抗特
性を設定することにより、配線抵抗により波形が歪むこ
とを利用して、薄膜トランジスタのゲートに印加される
ゲート駆動信号がオフになった後にドレインドライバに
印加される出力イネーブル信号がオフになるよう駆動さ
せるためである。これにより、ゲート駆動信号がオンで
画素表示がされている間には出力イネーブル信号かオフ
にならないようにし、ドレイン駆動信号の電圧変動を画
素表示がなされていない間に生じさせて、画質の劣化が
生じないようにしている。

〔実施例〕

以下に本発明を図示の実施例に基づいて説明する。

第１図は本発明に係る液晶表示装置の一実施例の構成を
示すブロック図である。

同図に示されるように、本実施例の液晶表示装置は液晶
パネル１１を有し、この液晶パネル１１には、液晶層（
図示せず）と、マトリクス状に配置されており上記液晶
層に電界を加える複数の画素電極（図示せず）と、この
複数の画素電極のそれぞれに印加される駆動信号を制御
する複数の薄膜トランジスタ（図示せず）と、所定方向
に複数本配列されており薄膜トランジスタのゲートに接
続されたゲート電極０１〜ＧＮと、ゲート電極に交差す
る方向に複数本配列されており薄膜トランジスタのドレ
インに接続されたドレイン電極Ｄ１〜ＤＨとが備えられ
ている。

また、本実施例には、映像信号に対応してドレインドラ
イバ駆動信号をドレイン電極Ｄ１〜ＤＨに印加するドレ
インドライバ１２ａ、１２ｂ、１３ａ、１３ｂと、ゲー
ト電極０１〜ＧＮを介して薄膜トランジスタのゲートに
一定時間オンになるゲート駆動信号を印加するゲートド
ライバー４と、上記ドレインドライバー２ａ、１２ｂ、
１３ａ。

１３ｂとゲートドライバー４を制御するＬＣＤ制御部１
５とが備えられている。このＬＣＤ制御部１５には、画
素配列に対応したデータ変換処理をするデータ処理部１
６と、一定周期で一定時間オンになる出力イネーブル信
号を出力するドレイン駆動信号発生部１７と、ゲート駆
動信号の発生タイミングを与えるゲート駆動信号発生部
１８とが備えられている。

そして、本実施例では、複数本のドレイン電極Ｄ１〜Ｄ
Ｈを４個のグループに区分し、ドレイン電極Ｄ　　、　
Ｄ　　、　・、　Ｄａ、、１をグループＧＰＩとし、ド
レイン電極Ｄａ＋１　’　Ｄａ、！　””　ＤＨ−１を
グループＧＰ２とし、ドレイン電極Ｄ２　、Ｄ４゜・・
・、Ｄ　をグループＧＰ３とし、ドレイン電極Ｄａ＋２
．Ｄａ＋４．・・−、ＤＨをグループＧＰ４としている
。

ドレインドライバも４つのグループに分割されており、
ドレインドライバ１２ａはドレイン電極Ｄ１　、Ｄ３．
・・・、Ｄａ−１用であり、ドレインドライバ１２ｂは
ドし・イン電極Ｄ　　　、Ｄａ＋１　　　　　　　ａ＋
３　　　　°゛。

ＤＨ−１甲であり、ドレインドライバ１３ａはドレイン
電極Ｄ２　、　Ｄａ　、・・・、Ｄａ用で゛あつ、ドレ
インドライバ１３ｂはドレイン電＆Ｄ　　　、Ｄ　　　
。

ａ＋２　　　　　　ａ土４ ・・・、ＤＨ用である。

尚、ドレインドライバ１２ａ、１２ｂ、１３ａ。

１３ｂは第３図のものと同様の構成であり、ドレインド
ライバ１２ａ（１３ａ＞のキャリ端子（第３図のＨＯ６
０）とドレインドライバ１２ｂ　（１３ｂ）のシフトク
ロック入力端子〈第３図のＣＰＨ）とはカスケード接続
されている。

また、上記ドレイン駆動信号発生部１７は、分割された
ドレインドライバ１２ａ、１２ｂ、１３ａ、１３ｂのそ
れぞれに別個のタイミングで出力イネーブル信号を入力
できるように構成されている。

第７図は本実施例の動作を説明するためのタイミンクチ
ャートである。次に、第１図及び第７図に基ついて本実
施例の液晶表示装置の動作を説明する。

本実施例では、第７図に示されるように、水平同期信号
に同期して（時間１゛ｔ１とＴｔ２で）ラインデータか
サンプルホールドされ、その後、出力イネーブル信号に
応じてドレインドライバ駆動信ぢかドレイン電極に出力
される。画素電極にはゲート駆動信号がオンの間だけド
レインドライバ駆動信号が印加される。

ところで、ゲート駆動信号はゲートラインの電圧供給側
と終端側とでは、第７図のゲート駆動波形の画素Ｇ　　
−Ｇ　　と画素Ｇ１−ＧＭを比較してａ 分かるように、駆動波形に差が生じる。ここで、ゲート
駆動信号がオフになる時間は、画素０１Ｇ　では時間Ｔ
ｆｌ遅延しくゲート駆動信号の電圧ＶＧが０．９ＶＧか
らＯ，ＩＶＧまで下がる時間を遅延時間とする）、画素
Ｇ１−Ｇ、では時間Ｔ１□遅延する。

このため、例えば、出力イネーブル信号をドレインドラ
イバ１３ａについては時間Ｔｆ１より長い時間ＴＤ１遅
延させ、ドレインドライバ１３ｂについては時間Ｔｆ２
より長い時間ＴＤ２遅延させる。

このように５薄膜トランジスタのゲートに印加されるゲ
ート駆動信号がオンからオフになる際の立下がり特性に
応じた時間たけ出力イネーブル信号の発生タイミングを
遅延させることにより、ゲート駆動信号がオフになった
後に出力イネーブル信号がオフになるよう駆動させてい
る。

これにより、画素表示がされている間（薄膜トランジス
タのゲートに印加されるゲート駆動信号がオンの間）に
出力イネーブル信号がオフにならないようにし、画素表
示がされていない時に出力イネーブル信号オフによるド
レインドライバ駆動信号の電圧変動Δ■２を生じさせ、
この電圧変動が画質に影響しないようにしている。

尚、出力イネーブル信号のオン時間Ｔ。Ｆは１．ドレイ
ンドライバのバッファの発熱量を抑制する必要から、水
平同期信号の発生周期の約３０％以内にする必要がある
。

第８図は本発明に係る液晶表示装置の他の実施例の構成
を示すブロック図である。

同図に示されるように、本実施例の液晶表示装置には、
第１図の実施例と同様に、液晶層（図示せず）と、マト
リクス状に配置された画素電極（図示せず）と、複数の
薄膜トランジスタ（図示せず）と、複数本のゲート電極
Ｇ１〜ＧＮと、複数本のドレイン電極Ｄ１〜ＤＨとが備
えられている。

また、本実施例には、映像信号に対応してドレインドラ
イバ駆動信号をドレイン電極Ｄ１〜ＤＨに印加するドレ
インドライバが備えられている。

このドレインドライバはＤＤＶ１〜ＤＤＶｎのグループ
に分割されている。

そして、この分割されたドレインドライバＤＤＶ１〜Ｄ
ＤＶｌのそれぞれに出力イネーブル信号を伝送する抵抗
特性の異なる配線し１〜ＬＩｌをドライバホード２０上
に別個に備え、この別個の配線し１〜Ｌ１を介して出力
イネーブル信号がドレインドライバＤＤＶ１〜ＤＤＶ［
Ｉに伝送されるように構成している。これは、後述する
ように、薄膜トランジスタのゲートに印加されるゲート
駆動信号かオンからオフになる際の立下がり特性に応じ
てそれぞれの配線し、〜Ｌ１１の抵抗特性を設定するこ
とにより、配線抵抗により波形が歪むことを利用して、
薄膜１〜ランジスタのゲートに印加されるゲート駆動信
号がオフになった後にドレインドライバに印加される出
力イネーブル信号がオフになるよう駆動させるためであ
る。

さらに、本実施例には、ゲート電極０１〜ＧＮを介して
薄膜トランジスタのゲートに一定時間オンになるゲート
駆動信号を印加するゲートドライバＧＤｖ１〜ＣＤＶｎ
と、コネクタ２２と、ＮＴＳＣ方式の映像信号を入力後
に液晶パネル２１の画素配列に対応したデータ変換処理
をしてコネクタ２２を介してドレインドライバＤＤＶ１
〜ＤＤｖｍ及びゲートドライバＧＤＶＩ〜ＣＤＶｎに信
号を出力するＬＣＤ制御部２３とが備えられている。

第９図は本実施例の動作を説明するためのタイミングチ
ャートである３次に、第８図及び第９図に基づいて本実
施例の液晶表示装置の動作を説明する。

本実施例では、第９図に示されるように、水平同期信号
の発生に同期してラインデータがサンプルホールドされ
、その後、出力イネーブル信号に応じてドレインドライ
バ駆動信号がドレイン電極に出力される。画素電極には
ゲート駆動信号かオンの間だけドレインドライバ駆動信
号が印加される。

ところで、ゲート駆動信号はゲートラインの電圧供給側
と終端側とでは、第９図のゲート駆動波形の画素Ｇ−Ｇ
（又はＧｉ　　Ｇｂ）と画素Ｇａ １−ＧＭ−１（又はＧ１−ＧＭ）を比較して分かるよう
に、駆動波形に差か生じる。ここで、ゲート駆動信号が
オフになる時間は、画素Ｇ１−Ｇａ（スはＧ　　−Ｇ　
　）では時間Ｔｆ３遅延し、画素Ｇｂ １’Ｈ−１（スはＧ　　−Ｇ　　）では時間］゛、４，
４遅 延る。

このため、本実施例では、薄膜トランジスタのゲートに
印加されるゲート駆動信号の立下がり特性に応じて、ド
レインドライバＤＤＶ１〜ＤＤ’Ｖｌの配線Ｌ１〜Ｌ１
の抵抗特性を設定する。そして、この配線抵抗により出
力イネーブル信号の波形を歪ませて出力イネーブル信号
がオフになる時間を遅らせ（画素Ｇ１−Ｇａでは時間Ｔ
ｆ３より長い時間Ｔｆ５’らせ、画素Ｇ１　　’Ｍ−１
では時間Ｔ１４より長い時間”ｆ６遅らせる）、薄膜ト
ランジスタのゲートに印加されるゲート駆動信号がオフ
になった後にドレインドライバに印加される出力イネー
ブル信号がオフになるようにしている。

これにより、画素表示がされている間（薄膜トランジス
タのゲートに印加されるゲート駆動信号がオンの間）に
出力イネーブル信号がオフにならないようにし、画素表
示がされていない時に出力イネーブル信号オフによるド
レインドライバ駆動信号の電圧変動Δｖ２を生じさせ、
この電圧変動が画質に影響しないように駆動させている
。

〔発明の効果〕

以上説明したように、本発明によれば、薄膜トランジス
タのゲートに印加されるゲート駆動信号の立下がり特性
に応じた時間だけ出力イネーブル信号の発生タイミング
を遅延させることにより、ゲート駆動信号がオフになっ
た後に出力イネーブル信号がオフになるよう駆動させ、
ゲート駆動信号がオンで画素表示がされている間には出
力イネーブル信号がオフにならないようにしている。従
って、ドレイン駆動信号の電圧変動を画素表示がなされ
ていない間に生じさせて、画質の劣化を防止できる。

また、他の発明においては、薄膜トランジスタのゲート
に印加されるゲート駆動信号がオンからオフになる際の
立下がり特性に応じて、分割されたドレインドライバの
それぞれに出力イネーブル信号を伝送する配線の抵抗特
性を設定し、配線抵抗により波形が歪むことを利用して
、薄膜トランジスタのゲートに印加されるゲート駆動信
号がオフになった後にドレインドライバに印加される出
力イネーブル信号がオフになるよう駆動させている。従
って、ドレイン駆動信号の電圧変動を画素表示かなされ
ていない間に生じさせて、画質の劣化を防止できる。

【図面の簡単な説明】

第１図は本発明に係る液晶表示装置の一実施例の構成を
示すブロック図、 第２図は従来の液晶表示装置の構成を示すブロック図、 第３図は第２図のドレインドライバの構成の一例を示す
ブロック図、 第４図は第２図の装置の動作を示すタイミングチャート
、 第５図はマルチカラー駆動時のドレイン電圧■０−透過
率Ｔ特性を示すグラフ、 第６図は階調表示をするフルカラー駆動時のドレイン電
圧■。−透過率Ｔ特性を示すグラフ、第７図は本実施例
の動作を示すタイミングチャート、 第８図は本発明に係る液晶表示装置の他の実施例の構成
を示すブロック図、 第９図は本実施例の動作を示すタイミングチャートであ
る。 １１２１・・・液晶パネル １２ａ、１２ｂ、１３ａ ＤＤ■１〜ＤＤＶｒＱ ・・・ドレインドライバ １４、ＧＤＶＩ　〜ＧＤＶｎ １５．２３・・・ＬＣＤ制御部 Ｇ１〜ＧＮ・・・ゲート電極 Ｄ１〜ＤＨ・・・ドレイン電極 Ｌ１〜ＬＨ・・・配線 ３ｂ ・・ゲートドライバ

Claims (2)

【特許請求の範囲】
1. （１）液晶層と、上記液晶層に電界を加える複数の画素
   電極と、上記複数の画素電極のそれぞれに印加される駆
   動信号を制御する複数の薄膜トランジスタと、所定方向
   に複数本配列されており上記薄膜トランジスタのゲート
   に接続されたゲート電極と、上記ゲート電極に交差する
   方向に複数本配列されており上記薄膜トランジスタのド
   レインに接続されたドレイン電極とを有する液晶パネル
   と、上記ゲート電極に一定時間オンになるゲート駆動信
   号を印加するゲートドライバと、 一定周期で一定時間オンになる出力イネーブル信号を出
   力するドレイン駆動信号発生部と、上記出力イネーブル
   信号に応じた時間だけ、映像信号に対応してドレインド
   ライバ駆動信号を上記ドレイン電極に印加するドレイン
   ドライバとを有し、 上記薄膜トランジスタのゲートに印加されるゲート駆動
   信号がオンの間、上記ドレインドライバ駆動信号を上記
   画素電極に印加して画像を表示する液晶表示装置におい
   て、 上記複数本のドレイン電極を複数のグループに区分し、
   この区分されたグループ毎に上記ドレインドライバを分
   割し、この分割されたドレインドライバのそれぞれに別
   個のタイミングで出力イネーブル信号が入力されるよう
   に上記ドレイン駆動信号発生部を構成し、 上記薄膜トランジスタのゲートに印加されるゲート駆動
   信号がオンからオフになる際の立下がり特性に応じた時
   間だけ上記グループ毎に上記出力イネーブル信号の発生
   タイミングを遅延させることにより、上記薄膜トランジ
   スタのゲートに印加されるゲート駆動信号がオフになつ
   た後に上記出力イネーブル信号がオフになるよう駆動さ
   せることを特徴とする液晶表示装置。
2. （２）液晶層と、上記液晶層に電界を加える複数の画素
   電極と、上記複数の画素電極のそれぞれに印加される駆
   動信号を制御する複数の薄膜トランジスタと、所定方向
   に複数本配列されており上記薄膜トランジスタのゲート
   に接続されたゲート電極と、上記ゲート電極に交差する
   方向に複数本配列されており上記薄膜トランジスタのド
   レインに接続されたドレイン電極とを有する液晶パネル
   と、上記ゲート電極に一定時間オンになるゲート駆動信
   号を印加するゲートドライバと、 一定周期で一定時間オンになる出力イネーブル信号を出
   力するドレイン駆動信号発生部と、上記出力イネーブル
   信号に応じた時間だけ、映像信号に対応してドレインド
   ライバ駆動信号を上記ドレイン電極に印加するドレイン
   ドライバとを有し、 上記薄膜トランジスタのゲートに印加されるゲート駆動
   信号がオンの間、上記ドレインドライバ駆動信号を上記
   画素電極に印加して画像を表示する液晶表示装置におい
   て、 上記複数本のドレイン電極を複数のグループに区分し、
   この区分されたグループ毎に上記ドレインドライバを分
   割し、この分割されたドレインドライバのそれぞれに上
   記出力イネーブル信号を伝送する抵抗特性の異なる配線
   を別個に備え、上記薄膜トランジスタのゲートに印加さ
   れるゲート駆動信号がオンからオフになる際の立下がり
   特性に応じて上記配線のそれぞれの抵抗特性を設定する
   ことにより、上記薄膜トランジスタのゲートに印加され
   るゲート駆動信号がオフになった後に上記ドレインドラ
   イバに印加される出力イネーブル信号がオフになるよう
   駆動させることを特徴とする液晶表示装置。