[go: up one dir, main page]

JPH04119626A - 接合ウェーハの製造方法 - Google Patents

接合ウェーハの製造方法

Info

Publication number
JPH04119626A
JPH04119626A JP2240765A JP24076590A JPH04119626A JP H04119626 A JPH04119626 A JP H04119626A JP 2240765 A JP2240765 A JP 2240765A JP 24076590 A JP24076590 A JP 24076590A JP H04119626 A JPH04119626 A JP H04119626A
Authority
JP
Japan
Prior art keywords
wafer
bonding
junction
wafers
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2240765A
Other languages
English (en)
Other versions
JPH0719739B2 (ja
Inventor
Tatsuo Ito
伊藤　辰夫
Yasuaki Nakazato
中里　泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2240765A priority Critical patent/JPH0719739B2/ja
Priority to US07/754,767 priority patent/US5232870A/en
Priority to EP91308186A priority patent/EP0476897A2/en
Publication of JPH04119626A publication Critical patent/JPH04119626A/ja
Publication of JPH0719739B2 publication Critical patent/JPH0719739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２枚のウェーハを接合一体化して成る接合ウ
ェーハの製造方法に関する。
［従来の技術］ 従来、半導体ウェーハの接合方法としては、単結晶シリ
コン上に単結晶シリコンを有機又は無機の接着剤を介し
て接合する方法があるが、熱膨張によって接着固定部に
応力が発生してひずみが生じるという問題があった。
この問題を解決する方法として、特公昭６２−２７０４
σ号公報には、単結晶シリコンの接合面を親水性処理し
た後、密着させて高温処理を行なって接合する方法を開
示している。この方法では、接着剤を使用することなく
接合できる。
また、特開昭６２−２８３６５５号公報には、半導体つ
工−ハの接合面を真空中または不活性ガス中でエツチン
グした後に接合する方法が開示されている。
また最近では、半導体構造の三次元構造化、高耐圧化、
素子間分離などの観点から、５ＯＩ（Ｓｉｌｉｃｏｎ　
Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）構造のウェーハが特に注目
されており、これは例えば２層の単結晶のシリコンウェ
ー八と絶縁膜である酸化膜を挟持した構造である。
ＳＯＩ構造のウェーハの製造方法として、特公昭６２−
３４７１６号公報には単結晶シリコンウェー八表面上に
熱酸化膜を形成し、単結晶シリコンウェーハの端部にこ
れと一体に連続する単結晶突部を設け、この熱酸化膜上
に多結晶状若しくはアモルファス状のシリコン膜を被着
し、これに電子線或いはレーザー光線等のエネルギービ
ームを線状に、且つ一方向に照射して該シリコン膜を線
状に融解、冷却及び固化することによって、全体を単結
晶シリコンの薄膜とする方法が開示されている。
しかし、この方法では、溶融シリコンと酸化膜との相互
作用によって部分的には単結晶化は可能であるが、実用
に耐えるシリコン単結晶膜は得難いのが実情である。
これを改善し、接合によりＳＯ■構造のウェーハを得る
ものとして、表面に酸化膜が形成された単結晶シリコン
ウェーハどうしを直接接合し、その後、一方のシリコン
ウェーハ面をエッチバックして薄膜化することにより、
接合ウェーハを形成する方法が開示されている［榎本忠
儀：日経マイクロデバイス、第１５号（１９８６年９月
）、第３９頁；Ｌａ５ｋｙ　、　５ｔｉｆｆｅｒ　、　
Ｗｈｉｔｅ　　ａｎｄ　　Ａｂｅｒｎａｔｈｙ　：Ｄｉ
ｇｅｓｔ　　ｏｆ　　ｔｈｅ　　ＩＥＥＥ　　Ｉｎｔ、
　　Ｅｌｅｃ、　ＤｅｖｉｃｅｓＭｅｅｔｉｎｇ　Ｉ　
ＥＤＭ）　、　　（Ｄｅｃ、、１９１１１５）　Ｐ、６
８ｇ　］。
具体的には、表面に低濃度ｎ−エピタキシャル層を形成
した高濃度ｎ＋シリコン基板と、低濃度の支持用シリコ
ン基板の２枚を準備し、両基板表面に熱酸化膜を形成す
る。次に、これらを重ね合わせ、密着し、酸化雰囲気中
、７００℃で熱処理することによりＳｉ　ＯＺどうしの
接合が完了する。
酸化膜厚は自然酸化膜のレベルから５２０　ｎｍまで試
みている。なお、接合機構は次のように説明されている
。まず、ウェーハ間にある０□ガスがＳｉＯ□に変わる
とき、部分的に真空部分が作り出され、ウェーハの一部
が密着する。いったん密着した後は水素結合、脱水縮合
という反応を経て、ウェーハどうしの接合が完了する。
次に、ｎ０シリコン基板を選択エツチングで除去し、ｎ
−エピタキシャル層を残すことによりＳＯＩ構造を完了
させる。
［発明が解決しようとする課題］ ところが、上記特公昭６２−２７０４０号公報に記載の
方法では、接合面の親水性処理において、液状の処理液
を用いるウェットプロセスを採用するものであるため、
接合面には親水性基が導入される以外に、多種類の不純
物が残存することとなり、この不純物は熱処理により欠
陥を形成し、電気的特性に悪影響を及ぼし、半導体装置
の高集積化に伴い要求される高純度化の点に問題を有す
るものである。また、不純物の存在により接合強度も不
充分である。
また、特開昭６２−２８３６５５号公報に記載の方法で
は、接合前の接合面のエツチングが基本的にはドライプ
ロセスで行なわれるものであるため、特公昭６２−２７
０４０号の欠点を解決し得るものであるが、このエツチ
ング工程では、高価な大型の装置を要し、しかも、エツ
チングを施すまでに真空にする等の条件の設定に長時間
を要するため、製造コストが非常に高（なり、工業的な
実用化が困難であるという問題があった。
さらｊこ、上記接合によりＳＯＩ構造のウェーハを得る
方法は、上記特公昭６２−２７０４０号公報記載の方法
と同様、接合前の接合面の不純物の存在には格段の注意
を払っていないものであるため、特公昭６２−２７０４
０号と同様の問題がある。しかも、接合された２枚のウ
ェーハのうちの一方のウェーハを薄肉させる際に行なわ
れるエッチバックには高価で大型の装置を要し、エッチ
バックの際に要する時間、イオン源、電力等、いずれも
コストアップにつながり、工業上の実用性からの問題が
あった。
本発明は上記の点を解決しようとするもので、その目的
は、半導体ウェーハの接合面を高度に清浄化した後に接
合することによって、接合面の不純物をなくし、しかも
、接合強度の大きい接合ウェーハを提供することにある
。
［課題を解決するための手段］ 本発明は第１の発明として、接合ウェーハの製造工程に
おいて、２枚の半導体ウェーハを接合する直前に、該半
導体ウェーハの接合面を酸素雰囲気下で紫外線照射する
ことを特徴とする接合ウェーハの製造方法を提供するも
のである。
また、本発明は第２の発明として、接合ウェーハの製造
工程において、２枚の半導体ウェーハのうち少なくとも
１枚の片面に酸化膜が形成されている半導体ウェーハを
接合する直前に、該半導体ウェーハの接合面を酸素雰囲
気下で紫外線照射することを特徴とする接合ウェーハの
製造方法を提供するものである。
さらに、本発明筒３の発明として、上記第１の発明また
は第２の発明によって得られた接合ウェーハの片側のウ
ェーハの表面を研磨してこれを薄膜化することを特徴と
する接合ウェーハの製造方法を提供するものである。
半導体ウェーハは、接合前に鏡面研磨し、その後、酸、
アルカリ、及び有機溶剤等で洗浄するが、これらの洗浄
液を用いるウェットプロセスで洗浄後の半導体ウェーハ
接合面には洗浄液由来のＣ，Ｈ，Ｆ、Ｃβ等の不純物が
付着している。この不純物の存在は、従来の表面分析法
では、充分に解明できず、定量的な分析は不可能であっ
た。
すなわち、二次イオン質量分析法（５ｅｃｏｎｄａｒｙ
ｉｏｎ　ｍａｓｓ　５ｐｅｃｔｒｏｓｃｏｐｙ　ｍｅｔ
ｈｏｄ　：　Ｓ　Ｉ　Ｍ　Ｓ法）により、表面分析を行
なおうとしても、ＳＩＭＳ法では表面から放出される２
次イオンが安定するまでに、ある程度の時間を要するの
で、２次イオンが安定してきた頃にはすでに分析したい
表面は削り取られ、表面よりも内側に掘り込まれたかた
ちになってしまうために、真の表面に付着する不純物の
定量分析は困難であった。
本発明者らは、分析したい半導体ウェーハの表面に接着
剤なしで他の半導体ウェーハを重ね合わせ、密着し、加
熱して接合し、前記他の半導体ウェーハ側を研磨により
薄層化し、この接合ウェーハの薄層側から〜ｌ０ｋｅｖ
のイオンビームを照射させ、構成原子を中性種子または
イオンとしてスパッタされた２次イオンの質量分析を行
なうことにより、表面から厚さ方向への定量分析を可能
ならしめた。そして、この分析方法で接合ウェーハの接
合面の分析を行なった結果、従来のウェットプロセスで
半導体ウェーハを接合した場合には、上記のようにウェ
ーハ接合面に種々の不純物が付着しているのに対し、本
発明により、２枚の半導体ウェーハを接合する直前に接
合面を酸素雰囲気下で紫外線照射すると、この不純物が
除去され、高度に清浄化されていることが判明した。
［作用］ 本発明においては、接合する前にシリコンウェーハまた
は酸化膜が形成されているシリコンウェーハの接合面を
酸素雰囲気下で紫外線を照射することにより発生するオ
ゾンで接合面に付着している不純物が分解・脱離されて
洗浄され、そのため接合ウェーハの接合強度は高（なり
、また接合界面が高度に清浄化されているため、半導体
装置を作り込んだ場合に、例えば、不純物が熱処理によ
り欠陥を形成し、電気的に悪影響を与えるなどのような
不純物の存在に基づく種々のトラブル発生を防止できる
。
さらにオゾンによる洗浄が接合する直前に行なわれるた
め、洗浄後の微細なゴミ等の付着がなく、ゴミ付着に基
づ（ボイドによる未接合領域の発生を防止でき、接合強
度がさらに高い接合ウェーハを得ることができる。
［実施例］ 次に実施例を挙げて本発明の詳細な説明する。
〈シリコンウェーハどうしの接合〉 まず、鏡面研磨された２枚のシリコンウェーハを用意す
る。この鏡面研磨された面を接合面とする。この接合面
の表面粗さは　Ｒａ　＝０．４ｔＬｍ以下であることが
好ましい。Ｒａ　＝　０．４μｍを超えると、接合時、
接合界面にボイドと称する未結合領域が発生し、そのた
め接合強度が不充分となる。鏡面研磨後は研磨時にウェ
ーハをキャリアプレートに貼り付けるための接着剤、研
磨剤、および研磨により発生したパーティクル等を除去
するために接合面を　ＮＨ，／　Ｈ，Ｏ□、　ＨｚＳＯ
＋　／　Ｈ２０□。
ＨＣρ／Ｈよ０２．肝、１−ＣＪｙ等を使用して洗浄す
る。
洗浄後には洗浄液由来のＣ，Ｈ，Ｆ、Ｃρ等の不純物が
接合面に付着している。そのため第１図（ａ）に示すよ
うにＳｉボンドウェーハ１とＳＬベースウェーハ２の接
合前にこれらの不純物を除去する。その洗浄方法として
は、酸素雰囲気下で紫外線照射し、発生したオゾンによ
り接合面２を洗浄するもので、接合面２に付着している
不純物がオゾンにより分解・脱離され除去されて洗浄が
行なわれる。一般に酸素は１ｌｌ１４．９ｒ＋ｍの紫外
線を吸収してオゾンを生成し、またオゾンは２５３．７
止の紫外線を吸収して分解する。オゾンの生成および分
解の過程で発生する原子状の酸素は特に強力な酸化剤と
して不純物に作用し分解する。従って１８４．９　ｎｍ
と２５３．７止の両方の波長の紫外線を照射することが
好ましく、それによりオゾンの連続的な生成、分解が起
こり、不純物の分解速度が速（なる。また、Ｓｉボンド
ウェーハｌの接合面と紫外線ランプ３の距離は短い方が
不純物の分解速度が速（なり、その距離は５ｍｍ程度が
好ましい。
Ｓｉボンドウェーハ１の接合面３の洗浄後は、その接合
面３どうしを重ね合わせ、密着させてＮ２雰囲気中また
は酸化性雰囲気中で加熱処理することにより第１図（ｂ
）に示す接合ウェーハ５を得る。ここで加熱温度として
は１１００℃以上、加熱時間としては２時間程度が好ま
しい。
また、ウェーハ１，２の接合は、接合面３の洗浄後、直
ちに行なわれるものであり、接合面３の洗浄後そのまま
放置すると接合面に雰囲気中に浮遊する微細なゴミ等が
付着して接合面の清浄性が失われ、そのため接合時に接
合界面にボイドが発生して接合強度が不充分となる。
次に、接合ウェーハの上層のＳｉボンドウェーハ１の表
面が所定の研磨代（例えば３μｍ）を残して所定の厚さ
１＋　　（例えば６μｍ）になるまでプレ研磨（１次研
磨）を行なう（第１図（Ｃ））。
そして、さらに２次研磨によって厚さｔｚ　　（例えば
３μｍ）まで研磨して、上層のＳｉボンドウェーハ１を
薄膜化し、第１図（ｄ）に示すような接合ウェーハ５を
得る。
以上の方法で得られた接合ウェーハの接合強度試験を行
なったところ、８００　ｋｇ／ｃｍ２以上の引張応力を
与えても接合ウェーハの接合界面での剥れはな（、引張
試験機の引張治具と接合ウェーハとの接合部での剥離が
起り、接合強度の高い接合ウェーハであることがわかっ
た。
これに対して比較実験で、Ｓｉボンドウェーハ及びＳｉ
ベースウェーハを洗浄した後上述の紫外線照射を行なわ
なかった場合について同様な条件で接合ウェーハとした
後、その接合強度を測定したところ２００　ｋｇ／ｃｍ
”以下の引張応力のもとで、剥離が起こった。
第１図（ｄ）に示された接合ウェーハを、Ｓｉボンドウ
ェーハ側の面をＳＩＭＳ分析に付し、その厚さ方向の不
純物を分析したところ、接合面は高度に清浄化されてい
ることがわかった。
比較例としてＳｉボンドウェーハ及びＳｉベースウェー
ハの表面の最終洗浄としてＨＣＩ／Ｈ２ｏ□とＨＦの２
種類を選び、それらの洗浄ウェーハを上記の条件で紫外
線照射処理した場合と、接合部のＳｉボンドウェーハ側
の表面の不純物のＳＩＭＳ分析評価を行なった。第１表
に実施例と比較例におけるＳＩＭＳ分析結果を示す。
その結果第１表のように分析種の酸素、水素。
窒素、炭素、塩素及び弗素について実施例で格段に減少
し、ウェーハバルクの値にほぼ近い値となった。
第１表 〈片面に熱酸化膜が形成されたシリコンウェーハと熱酸
化膜を有しないシリコンウェーハとの接合〉 第２図（ａ）〜（ｆ）は本発明の製造方法を示す工程説
明図である。
まず、２枚のシリコンウェーハの接合面を前実施例と同
様に鏡面研磨、洗浄液による洗浄を行なう。その後、２
枚のウェーハのうち素子形成面となるべき単結晶のＳｉ
ボンドウェーハ１を酸化雰囲気中で熱酸化処理を施すこ
とによって第２図（ａ）に示すようにＳｉボンドウェー
ハ１上に５ｉＯｚの酸化膜６を形成する。ここで熱酸化
処理の加熱温度としては８００°〜１０００°が好まし
く、また、その膜厚としては５００　ｎｍ程度が好まし
い。
そして、このＳｉボンドウェーハ１の他にベース材とな
るべく同じ（単結晶のＳｉベースウェーハ２を用意する
。
次に、第２図（ｂ）に示すように前実施例と同様に酸素
雰囲気下で紫外線照射を行なって、Ｓｉボンドウェーハ
１、およびＳｉベースウェーハ２の接合面３に付着して
いる不純物を分解、脱離させて洗浄する。洗浄後は微細
なゴミ等の付着によって接合面が汚れるのを防ぐために
、直ちにＳｉベースウェーハ２の上にボンドウェーハ１
を重ね合わせて一体化し、これら一体化されたつ工−ハ
１，２をＮ２雰囲気中または酸化性雰囲気中で約１１０
０℃の温度で約１２０分間熱酸化処理することによって
接合強度を高めるとともに、第２図（ｄ）に示すように
、両ウェーハ１，２の全表面に厚さ約５００ｎｍのＳ　
Ｉ　Ｏｚ酸化膜７を形成する。
次に、上記接合一体化されたウェーハ１，２を冷却して
第２図（ｅ）に示すようにその上層のＳｉボンドウェー
ハ１の表面が所定の研磨式（例えば３μｍ）を残して所
定の厚さ１＋　　（例えば６μｍ）になるまでプレ研磨
（１次研磨）する。
次に、プレ研磨された厚さｔｌのボンドウェーハ１　（
第２図（ｅ）参照）を、２次研磨によって厚さｔｚ　　
（例えば３μｍ）まで研磨して薄膜化し、これによって
第２図（ｆ）に示すような接合ウェーハ８を得る。
この接合ウェーハの接合強度を調べたところ、８００ｋ
ｇ／ｃｍ”の引張応力を与えても接合ウェーハの接合界
面での剥れはなく、引張試験機と接合ウェーハとの接合
部での破壊が起り、接合強度の高い接合ウェーハである
ことがわかった。
比較実験において紫外線処理を行なわない、酸化膜付き
ボンドウェーハと鏡面のみのベースウェーハを上記条件
で接合したところその接合強度は１１０ｋｇ／ｃｍ”を
超えることができなかった。
また、第２図（ｆ）に示す接合ウェーハを、Ｓｉボンド
ウェーハ側の面につきＳＩＭＳ分析に付し、その厚さ方
向の不純物を測定したところ、接合面は高度に清浄化さ
れウェーハバルクの値にほぼ一致していることがわかっ
た。本実施例では２枚のシリコンウェーハのうち１枚の
シリコンウェーハのみに酸化膜が形成されている場合の
接合について説明したが、２枚のシリコンウェーハの片
面それぞれに酸化膜が形成されている場合の酸化膜付着
面どうしの接合も同様にして行なわれるものである。
［発明の効果］ 以上の説明で明らかなように、本発明によれば、半導体
の接合面を酸素雰囲気下で紫外線照射するというドライ
プロセスにより洗浄するために、ウェットプロセスのよ
うに洗浄液に由来する不純物原子を残すことな（接合面
に付着した不純物が除去され、高度に清浄化される。そ
して、このように高度に清浄化されてから重ね合わせ、
密着し、接合させるために、接合を妨害するものがなく
なり、高い接合強度が得られる。また、接合界面は、高
度に清浄化されているために、例えば不純物が熱処理に
より欠陥を形成し、電気的特性に悪影響を与えるなどの
ような、不純物に基づく種々のトラブル発生を防止でき
る。
また、接合ウェーハの片面側を薄膜化する場合に、これ
を研磨により行なうために、エッチバックする場合のよ
うに高価な装置を用いないでもよく、また、薄膜化に要
する時間を短縮し、手間を著しく軽減することができる
。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は、シリコンウェーハどうしを接
合する実施例を示す工程説明図、第２図（ａ）〜（ｆ）
はシリコンウェーハと熱酸化膜を有するジノコンウェー
ハとを接合する実施例を示す工程説明図である。

Claims (3)

    【特許請求の範囲】
  1. （１）接合ウェーハの製造工程において、２枚の半導体
    ウエーハを接合する直前に、該半導体ウェーハの接合面
    を酸素雰囲気下で紫外線照射することを特徴とする接合
    ウェーハの製造方法。
  2. （２）接合ウェーハの製造工程において、２枚の半導体
    ウェーハのうち少なくとも１枚の片面に酸化膜が形成さ
    れている半導体ウェーハを接合する直前に、該半導体ウ
    ェーハの接合面を酸素雰囲気下で紫外線照射することを
    特徴とする接合ウェーハの製造方法。
  3. （３）接合ウェーハの製造工程において、（ａ）２枚の
    半導体ウェーハを接合する直前に、該半導体ウェーハの
    接合面を酸素雰囲気下で紫外線照射して接合して得られ
    る接合ウェーハ、または、（ｂ）２枚の半導体ウェーハ
    のうち少なくとも１枚の片面に酸化膜が形成されている
    半導体ウェーハを接合する直前に、該半導体ウェーハの
    接合面を酸素雰囲気下で紫外線照射して接合して得られ
    る接合ウェーハの片側のウェーハの表面を研磨してこれ
    を薄膜化することを特徴とする接合ウェーハの製造方法
    。
JP2240765A 1990-09-10 1990-09-10 接合ウェーハの製造方法 Expired - Fee Related JPH0719739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2240765A JPH0719739B2 (ja) 1990-09-10 1990-09-10 接合ウェーハの製造方法
US07/754,767 US5232870A (en) 1990-09-10 1991-09-04 Method for production of bonded wafer
EP91308186A EP0476897A2 (en) 1990-09-10 1991-09-06 Method for production of bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2240765A JPH0719739B2 (ja) 1990-09-10 1990-09-10 接合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH04119626A true JPH04119626A (ja) 1992-04-21
JPH0719739B2 JPH0719739B2 (ja) 1995-03-06

Family

ID=17064382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2240765A Expired - Fee Related JPH0719739B2 (ja) 1990-09-10 1990-09-10 接合ウェーハの製造方法

Country Status (3)

Country Link
US (1) US5232870A (ja)
EP (1) EP0476897A2 (ja)
JP (1) JPH0719739B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP2013077669A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 固体素子を有するデバイスの製造方法及びその製造方法で用いる複合体
JP2013077670A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 固体素子を有するデバイスの製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE4306655C2 (de) * 1992-03-04 1997-04-30 Toshiba Kawasaki Kk Verfahren zum Herstellen eines planaren Induktionselements
US5407506A (en) * 1992-06-04 1995-04-18 Alliedsignal Inc. Reaction bonding through activation by ion bombardment
US5427638A (en) * 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
US5647932A (en) * 1993-05-18 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method of processing a piezoelectric device
JPH07153808A (ja) * 1993-09-24 1995-06-16 Shin Etsu Handotai Co Ltd 結合型基板の結合界面のボロン評価方法
DE4444055A1 (de) * 1994-12-10 1996-06-13 Bosch Gmbh Robert Verfahren zur Herstellung einer Diode und Diode
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
TW308707B (en) * 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US20050194356A1 (en) * 1997-05-09 2005-09-08 Semitool, Inc. Removing photoresist from a workpiece using water and ozone and a photoresist penetrating additive
US6701941B1 (en) * 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
US20050034745A1 (en) * 1997-05-09 2005-02-17 Semitool, Inc. Processing a workpiece with ozone and a halogenated additive
US7264680B2 (en) * 1997-05-09 2007-09-04 Semitool, Inc. Process and apparatus for treating a workpiece using ozone
US20020157686A1 (en) * 1997-05-09 2002-10-31 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US7416611B2 (en) * 1997-05-09 2008-08-26 Semitool, Inc. Process and apparatus for treating a workpiece with gases
US7163588B2 (en) * 1997-05-09 2007-01-16 Semitool, Inc. Processing a workpiece using water, a base, and ozone
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6168961B1 (en) * 1998-05-21 2001-01-02 Memc Electronic Materials, Inc. Process for the preparation of epitaxial wafers for resistivity measurements
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
DE60108217T2 (de) 2000-01-06 2005-12-29 Rosemount Inc., Eden Prairie Kornwachstumsverfahren zur herstellung einer elektrischen verbindung für mikroelektromechanische systeme (mems)
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
WO2003038884A2 (en) * 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
US6848316B2 (en) 2002-05-08 2005-02-01 Rosemount Inc. Pressure sensor assembly
ATE353475T1 (de) * 2002-10-11 2007-02-15 Soitec Silicon On Insulator Verfahren und vorrichtung zur herstellung einer haftenden substratoberfläche
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US20040234782A1 (en) * 2003-05-22 2004-11-25 Sun Ellen Y. Environmental barrier coating for silicon based substrates
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US8240539B2 (en) * 2004-05-28 2012-08-14 Panasonic Corporation Joining apparatus with UV cleaning
US20060048798A1 (en) * 2004-09-09 2006-03-09 Honeywell International Inc. Methods of cleaning optical substrates
US20080315349A1 (en) * 2005-02-28 2008-12-25 Shin-Etsu Handotai Co., Ltd. Method for Manufacturing Bonded Wafer and Bonded Wafer
US20060276008A1 (en) * 2005-06-02 2006-12-07 Vesa-Pekka Lempinen Thinning
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP2011103409A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハ貼り合わせ方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3583183D1 (de) * 1984-05-09 1991-07-18 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleitersubstrates.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP4549726B2 (ja) * 2003-04-29 2010-09-22 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体ウエハの接着前表面処理
JP2013077669A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 固体素子を有するデバイスの製造方法及びその製造方法で用いる複合体
JP2013077670A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 固体素子を有するデバイスの製造方法

Also Published As

Publication number Publication date
JPH0719739B2 (ja) 1995-03-06
US5232870A (en) 1993-08-03
EP0476897A3 (ja) 1994-02-23
EP0476897A2 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPH04119626A (ja) 接合ウェーハの製造方法
EP0706714B1 (en) Soi substrate fabrication
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2856030B2 (ja) 結合ウエーハの製造方法
WO2001041218A1 (en) Method for recycled separated wafer and recycled separated wafer
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP3327180B2 (ja) Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US5953620A (en) Method for fabricating a bonded SOI wafer
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JPS60121715A (ja) 半導体ウエハの接合方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JPS62122148A (ja) 半導体基板
JPH06224404A (ja) 集積回路装置の製造方法
JPH11354761A (ja) Ｓｏｉ基板及びその製造方法
JPH02170514A (ja) 半導体装置製造のためのシリコンウェーハ相互接着方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP3902321B2 (ja) 張り合わせ基板の製造方法
JP2609198B2 (ja) 半導体基板の製造方法
JP3846657B2 (ja) 貼り合わせ基板およびその製造方法
JP2003309101A (ja) 貼り合せ基板の製造方法
JPH01305534A (ja) 半導体基板の製造方法
JPH0479209A (ja) Ｓｏｉ基板の製造方法
JPH03250666A (ja) 半導体膜の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees