[go: up one dir, main page]

JPH0383381A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0383381A
JPH0383381A JP1220847A JP22084789A JPH0383381A JP H0383381 A JPH0383381 A JP H0383381A JP 1220847 A JP1220847 A JP 1220847A JP 22084789 A JP22084789 A JP 22084789A JP H0383381 A JPH0383381 A JP H0383381A
Authority
JP
Japan
Prior art keywords
capacitor
signal
pattern
chip
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1220847A
Other languages
English (en)
Inventor
Nobuo Shiga
信夫 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1220847A priority Critical patent/JPH0383381A/ja
Priority to US07/567,814 priority patent/US5067006A/en
Priority to CA002023678A priority patent/CA2023678A1/en
Priority to EP90116385A priority patent/EP0415318B1/en
Priority to DE69025825T priority patent/DE69025825D1/de
Priority to KR1019900013320A priority patent/KR940003432B1/ko
Publication of JPH0383381A publication Critical patent/JPH0383381A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光データリンクや光ＣＡＴＶシステムなどにお
ける光受信回路部等に使用される半導体装置に関し、特
に浮溝容量の低減化に関するものである。
〔従来の技術〕
従来、この種の光受信回路としては第３図に示されるも
のがある。光信号は受光素子１に受信され、抵抗Ｒｔ、
によって電圧信号に変換される。電圧信号に変換された
受信信号はコンデンサＣ６によってその直流分が除去さ
れ、アンプ２により増幅されて復調される。これら抵抗
Ｒ、コンデンすＣ６およびアンプ２は１つの集積回路（
ＩＣ）チップ３に内蔵されて形成されている。一般的に
、抵抗ＲＬは数百Ω〜ＩＯＫΩ程度、直流分遮断コンデ
ンサＣｃは数ｐＦ〜数百９Ｆである。また、受光素子１
のＰＮ接合部には約０．５ｐＦの接合容ｊｌＣＰＤが生
じ、コンデンサＣ６には大地に対する浮遊容量Ｃ、アン
プ２の入力部には人力容量Ｇ ＣＩＮが生じる。ここで、受信信号の高域遮断周波数Ｆ
　および低域遮断周波数Ｆｔ、は、アンプ２の■ 入力抵抗をＲＩＮとすると次式に示される。
Ｆ　　−１／Ｃ２π（ＲＬ／／Ｒ、Ｎ）（Ｃｐｏ　＋　
ＣＩ　Ｎ　＋　Ｃｃｃ）　］・・・　（１） Ｆ　　＝１／　［２ｙｒ　（Ｒ／／Ｒ）　　・Ｃｐ］Ｌ
　　　　　　　　　　　　　　　Ｌ　　　　　ＩＮ・・
・　（２） ′ＩＪ４図はＩＣチップ３がパッケージングされる際の
パッケージ内部を示し、同図（ａ）は平面図。
同図（ｂ）は側面図を表している。セラミック基板４上
には回路の基準電位に設定されるグランドパターン５が
形成されており、このグランドパターン５上にはＩＣチ
ップ３の基準電位に設定される裏面電極がダイボンディ
ングされている。また、グランドパターン５から電気的
に分離された信号端子パターン６は、ＩＣチップ３の外
部端子にワイヤボンディングされており、フレームリー
ドピンに電気的に接続される。
〔発明が解決しようとする課題〕
しかしながら、上記従来の装置構成にあっては、式（１
）から理解されるように、回路の受信感度を高めるため
に抵抗ＲＬの値を大きくすると、信号対雑音の比である
Ｓ／Ｎ比が向上して受信感度は良くなるが、高域遮断周
波数Ｆｏは低下してしまうという課題が有った。この抵
抗Ｒｔ、の値が一定の場合には、（Ｃｐｏ　＋　ＣＩ　
Ｎ　＋　Ｃｃｃ）の値が小さいほど高域遮断周波数ＦＢ
は高くなる。
また、式（２）から理解されるように、低域遮断周波数
Ｆ　を低くするためには、抵抗ＲＬの値り が一定の場合には、直流分遮断コンデンサＣｃの値を大
きくとる必要がある。このため、第５図に示さるＩＣチ
ップ３内部のチップパターンは、コンデンサＣｃのチッ
プパターン７が全パターン面積において大きな割合を占
めるものとなる。従って、チップパターン７とグランド
パターン５との間に生じる浮遊容量Ｃ６６の値は大きく
なり、高域遮断周波数Ｆｏは低下してしまうという課題
が有った。また、この浮遊容量Ｃ６０を小さくするため
にコンデンサＣ６の値を小さくすると低域遮断周波数Ｆ
Ｌは高くなり、ジッタが増えるといった課題が生じる。
本発明はこのような課題を解消するために為されたもの
であり、受信感度が高く、かつ、受信帯域の広い半導体
装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、受信信号の直流分をコンデンサにより除去す
る受信回路を内蔵し、この受信回路の基準電位に設定さ
れる電極を備えた半導体チップと、電気的絶縁性を有す
る基板上に形成され、基準電位に設定される第１の配線
パターンと、この第１の配線パターンから電気的に分離
されて形成され、半導体チップの電極が電気的に接続さ
れ、かつ、コンデンサの電位が伝達される第２の配線パ
ターンとから構成されたものである。
〔作用〕
半導体チップ内部に形成されたコンデンサの電圧変化は
、内蔵回路の基準電位に接続された第２の配線パターン
の電圧変化に等しくなる。
〔実施例〕
第１図は本発明の一実施例を示し、同図（ａ）は平面図
、同図（ｂ）は側面図を表す。
セラミック基板１１はアルミナ（Ａｐ２０３）等の電気
的絶縁性を有する材質から成り、この基板１１上には金
パラジウムや銀パラジウム等がメタライズされることに
より、広い面積でグランドパターン１２が形成されてい
る。このグランドパターン１２は基板１１上に実装され
る各半導体回路チップの基準電位に設定されるものであ
る。また、エツチング技術によりメタライズされた金属
がパターンニングされることにより、孤立した島状のダ
イエリアパターン１３がグランドパターン１２から電気
的に分離して形成されている。さらに、このパターンニ
ングにより、細長い帯状の信号端子パターン１４がグラ
ンドパターン１２から電気的に分離して形成されている
。
ダイエリアパターン１３上には光受信回路を内蔵したＩ
Ｃチップ１５がダイボンディングされており、ＩＣチッ
プ１５の裏面に形成された電極はダイエリアパターン１
３に電気的に接続されて固着している。この電極はＩＣ
チップ１５の内部に形成された回路の交流分の基準電位
に設定されるものである。また、ＩＣチップ１５の外部
端子は信号端子パターン１４にワイヤボンディングされ
ており、信号端子パターン１４に接続された図示しない
フレームリードピンへ内蔵回路の信号が伝えられる。ま
た、この外部端子のうちの１つはダイエリアパターン１
３にワイヤボンディングされている。
第２図はＩＣチップ１５に内蔵された回路を示すもので
ある。
ＩＣチップ１５の外部端子１６にはホトダイオード等の
受光素子１７が接続されており、この外部端子１６を介
するチップ内部には抵抗ＲＬが受光素子１７に直列に接
続されている。また、外部端子１６にはコンデンサＣｃ
の一端が接続され、この他端は増幅率が１の正転アンプ
であるバッファアンプ１８の入力に接続されている。こ
のバッファアンプ１８はソースフォロア回路等によって
構成され、その出力はアンプ１９に与えられる。
アンプ１９の出力は外部端子２０に接続されており、こ
の外部端子２０は図示しない受信機器に接続されている
。また、バッファアンプ１８の出力は、上述のダイエリ
アパターン１３にワイヤボンディングされた外部端子２
１に接続されている。
このような構成において、受光素子１７に光信号が受信
されると、光信号は光出力電流に変換される。この光出
力電流は抵抗Ｒ１により電圧信号に変換され、さらに、
この電圧信号はコンデンサｃｏによりその直流分が除去
される。直流分が除去された受信信号はバッファアンプ
１８を経てアンプ１９により増幅されて復調され、外部
端子２０を介して受信機器に供される。また、バッファ
アンプ１８から出力された受信信号は、外部端子２１を
介してダイエリアパターン１３に与えられる。このため
、コンデンサＣｃの電位はダイエリアパターン１３に伝
達される。
従って、コンデンサＣｃの電圧変化は、ＩＣチップ１５
内蔵回路の交流分基準電位に等しいダイエリアパターン
１３の電圧変化にほぼ等しくなる。
つまり、コンデンサＣＣおよびＩＣチップ１５真面に形
成された電極の各部における電圧の振幅はほぼ等しくな
り、その位相は等しくなる。ここで、コンデンサＣｃの
大地（ダイエリアパターン１３）に対する浮遊容量Ｃは
、コンデンサＣ６の電極Ｇ と裏面電極（ダイエリアパターン１３）との間で形成さ
れる寄生的なものであり、両電極間に蓄積される電荷の
変化の両電極間の電圧変化に対する割合であるから、浮
遊容量Ｃ６０はほとんど生じなくなる。
このため、（１）式に示される受信信号の高域遮断周波
数Ｆ　は、浮遊容量Ｃ６０を無視することが出来るので
高くすることが出来る。また、浮遊容量Ｃ６０を考慮し
ないで直流分遮断コンデンサｃｏの容量値を大きくする
ことが可能になり、（２）式に示される低域遮断周波数
ＦＬを低くすることが出来る。従って、回路の受信帯域
は広がる。また、（１）式において容量ＣｃＧが減少し
、（２）式において容量Ｃ６が増加するため、抵抗Ｒ０
の値を大きくすることが出来るようになり、回路の受信
感度は高くなる。
ところで、この種の光受信回路における低域遮断周波数
Ｆ　は、通常、高域遮断周波数Ｆｏの１７１００〜１／
１０００以下に設定される。従って、例えば、帯域幅が
５００ＭＨｚの光受信回路を作ろうとすると、低域遮断
周波数Ｆｔ、は５ＭＨｚ以下でなければならない。また
、回路の最少受信感度を一３０ｄＢｍに設定すると、受
光素子１７に直列に接続される抵抗ＲＬの値は少なくと
もＩＫΩは必要である。この場合、直流分遮断コンデン
サＣ６の容量値は、低域遮断周波数Ｆｔ、を示す式（２
）に各定数値を代入することにより以下のように求まる
。ここで、抵抗ＲＬの値はアンプ１９の入力抵抗Ｒに比
較して十分大きいため、抵抗ＲＬとＮ 抵抗Ｒとの並列合成抵抗ＲＬ／１Ｒ１Ｎの値はほぼＮ 抵抗ＲＬの値に等しくなる。
３ ５Ｘ１０　−１／（２π・１×１０　・Ｃｃ）、’、　
　Ｃｃ−３１，８ｐＦ ＩＣ上にモノリシックに作製できるコンデンサは０．０
５〜０．１　ｆ　Ｆ／μｍ”程度であり、ここで０，１
ｆＦ／μｍ２のコンデンサが作製できるとしてもコンデ
ンサＣｃの面積は ３１８．０００μｍ２になる。
第３図および第４図に示される従来の装置構成でこの面
積を有するコンデンサＣｃを実現すると、その大地に対
する浮遊容量ＣｃＧは、ＩＣがガリウム砒素（ＧａＡｓ
）から形成されるとすると次のようになる。ここで、Ｇ
ａＡｓ基板の厚さを一般的な４００μｍとし、その比誘
電率εを１３とする。
ＣｃＧｌ−ε０ε・３１８０００／４００９２ｆＦ 一般的に、受光素子１の接合容量ＣＰＤとアンプ２の入
力容量Ｃとの和（Ｃ、、＋　Ｃ、Ｎ）の値はＮ ０１４〜０．６ｐＦであるため、従来の装置構成におい
て浮遊容量Ｃ６０がこの和の値に占める割合は約２０％
になり、無視できないものとなる。従って、（１）式の
分母は大きくなり、高域遮断周波数Ｆ　は浮遊容量Ｃ６
０の影響を受けて低下する。
この結果、回路に受信される信号の帯域幅は狭くなって
しまう。
しかしながら、上記実施例によれば、上述したようにコ
ンデンサＣ６の電圧変化と回路の基準電位の電圧変化と
はほぼ等しくなる。従って、コンデンサＣｃの面積が３
１８，０００μｍ　と大きくなっても、ダイエリアパタ
ーン１３に対する浮遊容ｉ　ｃ　ｃｃはほとんど生じな
い。このため、回路に受信される信号の帯域幅は広くな
り、しかも、回路の受信感度は高くなる。
〔発明の効果〕
以上説明したように本発明によれば、半導体チップ内部
に形成されたコンデンサの電圧変化は、内蔵回路の基準
電位に接続された第２の配線パターンの電圧変化に等し
くなる。このため、受信信号の直流分を除去するコンデ
ンサに浮遊容量はほとんど生じなくなり、受信感度が高
く、かつ、受信帯域の広い半導体装置が提供されるとい
う効果を有する。
従って、本発明は高速・広帯域の通信システムに適用さ
れることにより、特にその効果が発揮される。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例を示す半導体装置内部
の平面図、第１図（ｂ）はこの半導体装置内部の側面図
、第２図は第１図に示された半導体装置に実装されるＩ
Ｃチップ内部の光受信回路図、第３図は従来の半導体装
置に実装されるＩＣチップ内部の光受信回路図、第４図
（ａ）は第３図に示された従来のＩＣチップが実装され
る半導体装置内部の平面図、第４図（ｂ）はこの従来の
半導体装置内部の側面図、第５図は第３図に示された従
来のＩＣチップのチップパターン図である。 １１・・・セラミック基板、１２・・・グランドパター
ン、１３・・・ダイエリアパターン、１４・・・信号端
子パターン、１５・・・ＩＣチップ、１７・・・受光素
子、１８・・・バッファアンプ、１つ・・・アンプ、２
１・・・外部端子、Ｃ・・・直流分遮断コンデンサ、Ｒ
ｔ、・・・抵抗。

Claims (1)

    【特許請求の範囲】
  1. 受信信号の直流分をコンデンサにより除去する受信回路
    を内蔵しこの受信回路の基準電位に設定される電極を備
    えた半導体チップと、電気的絶縁性を有する基板上に形
    成され基準電位に設定される第１の配線パターンと、こ
    の第１の配線パターンから電気的に分離されて前記基板
    上に形成され前記半導体チップの電極が電気的に接続さ
    れかつ前記コンデンサの電位が伝達される第２の配線パ
    ターンとから構成された半導体装置。
JP1220847A 1989-08-28 1989-08-28 半導体装置 Pending JPH0383381A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1220847A JPH0383381A (ja) 1989-08-28 1989-08-28 半導体装置
US07/567,814 US5067006A (en) 1989-08-28 1990-08-15 Semiconductor device
CA002023678A CA2023678A1 (en) 1989-08-28 1990-08-21 Semiconductor device
EP90116385A EP0415318B1 (en) 1989-08-28 1990-08-27 Semiconductor device
DE69025825T DE69025825D1 (de) 1989-08-28 1990-08-27 Halbleiteranordnung
KR1019900013320A KR940003432B1 (ko) 1989-08-28 1990-08-28 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1220847A JPH0383381A (ja) 1989-08-28 1989-08-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0383381A true JPH0383381A (ja) 1991-04-09

Family

ID=16757476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1220847A Pending JPH0383381A (ja) 1989-08-28 1989-08-28 半導体装置

Country Status (6)

Country Link
US (1) US5067006A (ja)
EP (1) EP0415318B1 (ja)
JP (1) JPH0383381A (ja)
KR (1) KR940003432B1 (ja)
CA (1) CA2023678A1 (ja)
DE (1) DE69025825D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0460554A1 (en) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
DE9017041U1 (de) * 1990-12-18 1991-03-07 Akyürek, Altan, Dipl.-Ing., 8560 Lauf Halbleitermodul
JP2989965B2 (ja) * 1992-08-06 1999-12-13 日本電気アイシーマイコンシステム株式会社 半導体装置
JPH0745468A (ja) * 1993-06-29 1995-02-14 Murata Mfg Co Ltd セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
CN114342251A (zh) * 2019-09-10 2022-04-12 华为技术有限公司 光电收发器中用于放大信号的放大设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
JPS55140251A (en) * 1979-04-12 1980-11-01 Fujitsu Ltd Semiconductor device
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
JPS60211866A (ja) * 1984-04-05 1985-10-24 Mitsubishi Electric Corp 半導体集積回路
JPS61117910A (ja) * 1984-11-13 1986-06-05 Sumitomo Electric Ind Ltd 光電変換回路
DE3626151C3 (de) * 1986-08-01 1995-06-14 Siemens Ag Spannungszuführungsanordnung für eine integrierte Halbleiterschaltung
FR2642239B1 (fr) * 1988-12-30 1991-04-05 Cit Alcatel Limiteur de courant et recepteur optique en faisant application

Also Published As

Publication number Publication date
EP0415318A2 (en) 1991-03-06
DE69025825D1 (de) 1996-04-18
US5067006A (en) 1991-11-19
CA2023678A1 (en) 1991-03-01
EP0415318A3 (en) 1992-05-27
EP0415318B1 (en) 1996-03-13
KR910005493A (ko) 1991-03-30
KR940003432B1 (ko) 1994-04-22

Similar Documents

Publication Publication Date Title
US7894726B2 (en) Optical receiver module
US11012042B2 (en) Receiver module
JPS60125530A (ja) 赤外線センサ
US7105798B2 (en) Semiconductor light-receiving device with multiple potentials applied to layers of multiple conductivities
US6781108B2 (en) Noise canceling photosensor-amplifier device
CN107317637B (zh) 光接收组件及光模块
JPH0383381A (ja) 半導体装置
JPS6193708A (ja) 光受信装置
US7375603B2 (en) Integrated coupler
US8859946B2 (en) Light detecting device including a peaking circuit
CN110249523B (zh) 放大器
CN111837333B (zh) 集成电路及光接收器
US5097315A (en) Integrated capacitor disposed over damaged crystal area
JP2003197952A (ja) 光信号受信モジュール
US6949731B2 (en) Light-receiving module having a light-receiving device on a die-capacitor
JP4652279B2 (ja) 光電気変換器、光受信回路および光受信モジュール
JP2002222983A (ja) 光通信用受光モジュール
JPH03123070A (ja) 半導体装置
JPH0287559A (ja) 半導体ケース
JPH03123207A (ja) 半導体装置
JP5367858B2 (ja) 光受信モジュールおよび光受信モジュールの製造方法
JPH04354379A (ja) フォトカプラ
JPS61214809A (ja) ハイブリツドｉｃ形光受信機
WO2020250345A1 (ja) 光受信モジュール
JPH02144966A (ja) 半導体集積回路