JPH0382147A - Semiconductor device and formation of lead frame thereof - Google Patents
Semiconductor device and formation of lead frame thereofInfo
- Publication number
- JPH0382147A JPH0382147A JP1217389A JP21738989A JPH0382147A JP H0382147 A JPH0382147 A JP H0382147A JP 1217389 A JP1217389 A JP 1217389A JP 21738989 A JP21738989 A JP 21738989A JP H0382147 A JPH0382147 A JP H0382147A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bonding
- lead frame
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000003825 pressing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 7
- 238000004080 punching Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 239000011295 pitch Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表面実装形の高密度集積回路の実装技術、特に
、半導体チップに接続するリードフレームのリード数を
増大するために用いて効果のある技術に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to mounting technology for surface-mounted high-density integrated circuits, and in particular to an effective method for increasing the number of leads in a lead frame connected to a semiconductor chip. It is about a certain technology.
半導体チップのボンディングパッドとリードフレームを
ワイヤボンディングする半導体装置の場合、リードフレ
ームの形成技術として、パンチング（打抜プレス〉方式
およびエツチング方式がある。リードフレームは、高密
度実装が進むほどリード数が増し、これに応じてリード
ピッチも狭くなる。In the case of semiconductor devices in which bonding pads of semiconductor chips and lead frames are wire-bonded, lead frame forming techniques include punching (punching press) method and etching method.The number of leads in lead frames increases as higher density packaging progresses. The lead pitch also narrows accordingly.
第１２図は従来の半導体装置に用いられたリードフレー
ムの形状を示す斜視図である。FIG. 12 is a perspective view showing the shape of a lead frame used in a conventional semiconductor device.
第１２図に示すように、各リードは同一形状で角形断面
を威し、先端に向かうほど細くなっている。先端部は、
所定の厚み、リード幅、ピッチを有するように設計され
ている。As shown in FIG. 12, each lead has the same shape with a rectangular cross section and becomes thinner toward the tip. The tip is
It is designed to have a predetermined thickness, lead width, and pitch.
リードフレームの現状におけるリード加工寸法は、例え
ば、エツチング方式では２２０μｍピッチの１５０μｍ
厚、プレス方式では２４０μｍピッチの１５０μｍ厚が
加工限界になっている。The current lead processing dimensions for lead frames are, for example, 150 μm with a 220 μm pitch in the etching method.
In the press method, the processing limit is 150 μm with a pitch of 240 μm.
なお、このような半導体装置に関する実装技術は、例え
ば、「表面実装形ＬＳＩパッケージの実装技術とその信
頼性向上」、（株）日立製作所半導体事業部線、応用技
術出版、１２６頁〜１２８頁に記載がある。The mounting technology related to such semiconductor devices is described in, for example, "Surface mount LSI package mounting technology and its reliability improvement", Hitachi, Ltd. Semiconductor Division Line, Applied Technology Publishing, pp. 126-128. There is a description.
ところで、本発明者は、半導体装置のリードフレームの
先端微小化について検討した。By the way, the present inventor has studied miniaturization of the tip of a lead frame of a semiconductor device.
以下は、本発明者によって検討された技術であり、その
概要は次の通りである。The following are the techniques studied by the present inventor, and the outline thereof is as follows.
すなわち、リードフレームのフレーム数を増加させよう
とする場合、リード先端部のリードピッチの縮小化及び
リード幅の確保を両立させる必要がある。しかし、パン
チング方式では、金型の強度設計から最小加工幅（ら板
厚）の制約があり、エツチング方式では、ウェットエッ
チの等方加工特性から最小加工幅（″＝、板厚）の制約
がある。That is, when attempting to increase the number of lead frames, it is necessary to reduce the lead pitch at the lead tip and secure the lead width at the same time. However, in the punching method, there is a restriction on the minimum processing width (plate thickness) due to the strength design of the mold, and in the etching method, there is a restriction on the minimum processing width ('' = plate thickness) due to the isotropic processing characteristics of wet etching. be.
このため、板厚０．１５ｍａ＋のリードフレームのリー
ドピッチ限界は、次のようになる。Therefore, the lead pitch limit of a lead frame with a plate thickness of 0.15 ma+ is as follows.
パンチング方式
％式％
エツチング方式
（０，１０＋０．１５）＝０．２５
一方、リードフレームに接続する半導体素子のボンディ
ングパッドは、素子の高集積化、小型化に伴ってパッド
ピッチを０．２ｕ以下に設計せざるを得なくなっている
。将来、半導体素子の高集積化、小型化が進む傾向にあ
り、リード先端ピッチを０．２ ｍｍ以下にできる技術
の確立が急がれている。Punching method % formula % Etching method (0, 10 + 0.15) = 0.25 On the other hand, the bonding pad of a semiconductor element connected to a lead frame has a pad pitch of 0.2u or less as devices become more highly integrated and miniaturized. We have no choice but to design it. In the future, there will be a trend toward higher integration and miniaturization of semiconductor elements, and there is an urgent need to establish a technology that can reduce the lead tip pitch to 0.2 mm or less.
ところが、前記のようにリードフレームを用いた半導体
装置においては、リードピッチの微細加工に限界があり
、既存の技術では対応できないという問題のあることが
本発明者によって見出された。However, the inventors of the present invention have discovered that in semiconductor devices using lead frames as described above, there is a limit to the microfabrication of lead pitches, and this problem cannot be addressed by existing techniques.
そこで、本発明の目的は、半導体素子の高集積化および
小型化を可能にする技術を提供することにる。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a technology that enables higher integration and miniaturization of semiconductor devices.
本発明の他の目的は、狭間隔のパッドピッチに対応可能
なリードフレームを形成できる技術を提供するここにあ
る。Another object of the present invention is to provide a technique for forming a lead frame that can accommodate narrow pad pitches.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、リードフレームの所定位置に配設された半導
体チップのボンディングパッドと前記リードフレームの
リード端に形成されたボンディング部とをワイヤで接続
した半導体装置であって、前記リード端をそのリード幅
より拡幅して形成した拡幅部を前記ボンディング部にす
るようにしたものである。That is, it is a semiconductor device in which a bonding pad of a semiconductor chip disposed at a predetermined position of a lead frame and a bonding portion formed at a lead end of the lead frame are connected by a wire, and the lead end is The widened portion formed by widening is used as the bonding portion.
上記した手段によれば、目標のリードピッチにしたリー
ドの先端部を所定のリードスペースを確保しながら拡幅
することにより、リード幅より幅広の拡幅部が形成され
、これがボンディング部になる。したがって、リードピ
ッチを技術的に制約されない寸法にしながらリードスペ
ースを狭くすることが可能になる。According to the above-mentioned means, by widening the tip end portion of the lead having a target lead pitch while ensuring a predetermined lead space, a widened portion wider than the lead width is formed, and this becomes a bonding portion. Therefore, it is possible to narrow the lead space while making the lead pitch a dimension that is not technically restricted.
第１図は本発明による半導体装置の一実施例を示す平面
図である。FIG. 1 is a plan view showing an embodiment of a semiconductor device according to the present invention.
リードフレーム１は、外側から中心部に向かって放射状
に延伸する複数のリード１ａを有し、各リード１ａの外
（ＩＩ端は相互に連結されている。したがって、リード
フレーム１は１枚の平板状に形成されている。リードフ
レーム１の中央部には、上面にリード数に対応する数の
ボンディングパッド３を備えた半導体チップ２が配設し
てダイボンディングされる。リードフレーム１の後記す
るように加工された内光端部とボンディングパッド３は
、金線、アルミニウム線、銅線などのワイヤ〈不図示〉
が熱接着、超音波接着およびその複合による接着などに
よって電気的に接続される。The lead frame 1 has a plurality of leads 1a extending radially from the outside toward the center, and the outer (II) ends of each lead 1a are connected to each other. A semiconductor chip 2 having a number of bonding pads 3 corresponding to the number of leads on the upper surface is disposed in the center of the lead frame 1 and is die-bonded. The internal optical end portion and bonding pad 3 processed as shown in FIG.
are electrically connected by thermal bonding, ultrasonic bonding, or a combination thereof.
ワイヤボンディングの終了したリードフレームは、金型
の中に並べられ、その中にエポキシ樹脂（モールド樹脂
）を流し込み、温度及び圧力を加えて樹脂成形が行われ
る。この後、樹脂の周囲に露出しているリードを所定の
長さに切断し、さらに１字形に曲げ加工することにより
完成する。The lead frames that have undergone wire bonding are placed in a mold, epoxy resin (molding resin) is poured into the mold, and resin molding is performed by applying temperature and pressure. Thereafter, the leads exposed around the resin are cut to a predetermined length and further bent into a single shape to complete the process.
第２図は本発明に係るリードフレームの詳細構成を示す
斜視図である。FIG. 2 is a perspective view showing the detailed structure of the lead frame according to the present invention.
リードフレーム１のリードは、輻Ｗに比べて厚みｔが大
きく設定されている。このようなリードｌａに対し、そ
の先端部が幅Ｗ方向に拡幅するように偏平に加工される
。この拡幅部４ （ボンディング部）の厚みは、ワイヤ
ボンディング時に溶損しない程度の厚みが確保されてい
ればよい。そして、リード最小ピッチ（Ｗ＋Ｓ）が２５
０μｍ以下となるように加工される（但し、Ｓはリード
スペースを意味する）。The leads of the lead frame 1 are set to have a thickness t larger than the radius W. Such a lead la is flattened so that its tip part is widened in the width W direction. The thickness of the widened portion 4 (bonding portion) may be such that it will not be damaged by melting during wire bonding. And the lead minimum pitch (W+S) is 25
Processed to have a thickness of 0 μm or less (S means lead space).
なお、リードフレーム１は、第２図の形状の他に第３図
に示す構成としてもよい。このリードフレーム１では、
リード先端よりやや内側に拡幅部を形成したものである
。Note that the lead frame 1 may have the configuration shown in FIG. 3 in addition to the shape shown in FIG. 2. In this lead frame 1,
A widened portion is formed slightly inside the lead tip.
あるいは、第４図に示すようにタブからリード先端を切
断したのち、先端部を折り返して拡幅部４を形成しても
よいし、また、第５図に示すようにリード幅Ｗ相当の大
きさを有するボンディング用片７をリード先端に溶着し
て拡幅部４を形成してもよい。Alternatively, the widened portion 4 may be formed by cutting the lead tip from the tab and then folding back the tip as shown in FIG. The widened portion 4 may be formed by welding a bonding piece 7 having a shape to the tip of the lead.
次に、本発明にかかるリードフレームの懲戒方法につい
て第６図を参照して説明する。Next, a lead frame disciplinary method according to the present invention will be explained with reference to FIG.
まず、目標とするリードピッチによって（ａ）のような
リードフレーム１を加工する。このときのＡ１−Ａ１矢
視断面は（イ）のようになる。このリードフレーム１の
加工は、パンチング方式及びエツチング方式のいずれに
よってもよい。リードフレームｌの内側にはタブ６が設
けられている。なお、リード間の位置ずれ、捩じれ、変
形などを防止するためにリード間をエポキシ樹脂、ポリ
イミドなどのフィルム５によって支持する。このフィル
ム５は、タブ６呵に寄せて設けるのが望ましい。First, a lead frame 1 as shown in (a) is processed according to a target lead pitch. The A1-A1 cross section at this time is as shown in (A). This lead frame 1 may be processed by either a punching method or an etching method. A tab 6 is provided inside the lead frame l. Note that in order to prevent misalignment, twisting, deformation, etc. between the leads, the leads are supported by a film 5 made of epoxy resin, polyimide, or the like. It is desirable that this film 5 be provided close to the tab 6.
次に、ら）のように、タブ６の近傍のリードすなわちボ
ンディング部をプレスなどによって押圧し、拡幅部４を
形成する。このときのＡ２−Ａ２矢視断面が（ｅ）であ
る。Next, as shown in (a), the leads near the tab 6, that is, the bonding part, are pressed by a press or the like to form the widened part 4. The A2-A2 arrow cross section at this time is (e).
更に、拡幅部４とタブ６の間を切断すると（Ｃ）のよう
になる。このときのＡ３−Ａ３矢視断面が（０である。Furthermore, when the part between the widened part 4 and the tab 6 is cut, the result is as shown in (C). The A3-A3 cross section at this time is (0).
なお、必要に応じてボンディング面を研磨（化学研磨）
を行い、或いは、ボンディング用メタル（ＡＩ、Ａｇ）
を形成する。In addition, polish the bonding surface (chemical polishing) if necessary.
or bonding metal (AI, Ag)
form.
なお、拡幅＄４をプレス加工する場合、第７図のように
リード１ａの上方向から圧下刃を加えて拡幅部４をリー
ド１ａの下位置に形成する方法、第８図のようにリード
１ａの上下方向から同時に加圧して拡幅部４を中央位置
に形成する方法、あるいは第９図のようにリード１ａの
下方向から加圧して拡幅部４を上位置に形成する方法な
どがある。In addition, when pressing the widened part 4, there is a method of applying a reduction blade from above the lead 1a to form the widened part 4 below the lead 1a as shown in FIG. There is a method of simultaneously applying pressure from above and below to form the widened portion 4 at the center position, or a method of applying pressure from below the lead 1a to form the widened portion 4 at the upper position as shown in FIG.
第１Ｏ図は板厚０．１５ｍｍの板材を加工した場合にお
けるリード幅ＷとリードスペースＳとの関連を示す説明
図である。FIG. 1O is an explanatory diagram showing the relationship between the lead width W and the lead space S when a plate material having a thickness of 0.15 mm is processed.
従来は、前記したように、パンチング方式の金型による
制約、及びエツチング方式のエツチング特性の制約から
、図示斜線域から下のリードスペース５（１５０μｍ〉
にすることができず、また、リード幅Ｗにあっては、エ
ツチングの場合に実用的には１００μｍ以上（設計的に
は０以上）が加工可能な値になっている。しかし、本発
明によれば、斜線で示されるリードピッチ線に応答する
リード幅Ｗ及びリードスペースＳによる加工が可能にな
る。Conventionally, as mentioned above, the lead space 5 (150 μm) below the hatched area in the figure was
Moreover, in the case of etching, the lead width W is practically 100 μm or more (0 or more in terms of design). However, according to the present invention, processing can be performed using a lead width W and a lead space S that correspond to the lead pitch line indicated by diagonal lines.
なお、多層リードフレームに本発明を適用する場合、５
１１１図に示すように、グランド用配線８の上に短絡防
止用フィルム層９を配設し、この短絡防止用フィルム層
９上に拡幅部４を有するリードフレーム１を配設する。Note that when applying the present invention to a multilayer lead frame, 5
As shown in FIG. 111, a short-circuit prevention film layer 9 is disposed on the ground wiring 8, and a lead frame 1 having a widened portion 4 is disposed on this short-circuit prevention film layer 9.
すなわち、グランド用配線８および短絡防止用フィルム
層９がボンディングエリアの下部の位置に配設されてい
ればよい。That is, it is sufficient that the ground wiring 8 and the short-circuit prevention film layer 9 are disposed below the bonding area.
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものでは無く、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。Above, the invention made by the present inventor has been specifically explained based on Examples, but it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. stomach.
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。Among the inventions disclosed in this application, the effects obtained by typical ones are as follows.
すなわち、リードフレームの所定位置に配設された半導
体チップのボンディングパッドと前記リードフレームの
リード端に形成されたボンディング部とをワイヤで接続
した半導体装置であって、前記リード端をそのリード幅
より拡幅して形成した拡幅部を前記ボンディング部にす
るようにしたので、高集積化、高密度実装化、小型化が
可能になる。That is, it is a semiconductor device in which a bonding pad of a semiconductor chip disposed at a predetermined position of a lead frame and a bonding portion formed at a lead end of the lead frame are connected by a wire, and the lead end is Since the widened portion formed by widening is used as the bonding portion, high integration, high density packaging, and miniaturization are possible.
第１図は本発明による半導体装置の一実施例を示す平面
図、
第２図は本発明に係るリードフレームの詳細構成を示す
斜視図、
第３図、第４図及び第５図はリードフレームの他の３例
を示す斜視図、
第６図（ａ）〜（０は本発明によるリードフレーム形成
方法を示す製造工程図、
第７図、第８図及び第９図は本発明に係る拡幅部の形成
位置例を示す側面図、
第１０図はリード幅ＷとリードスペースＳとの関連を示
す説明図、
第１１図は本発明を多層リードフレームに適用した場合
の断面図、
第１２図は従来の半導体装置に用いられたリードフレー
ムの形状を示す斜視図である。
１・・・リードフレーム、１ａ・・・リート、２・・・
半導体チップ、３・・・ボンディングパッド、４・・・
拡幅部、５・・・フィルム、６・、・タブ、７・・・ボ
ンディング用片、８・・・グランド用配線、９・・・短
絡防止用フィルム層。
第
図
第
図
第
３
第
図
図
第
図
（ａ）
（ｂ）
（ｃ）
（ｄ）
（ｅ）
（ｆ）
１：リードフレーム
４：拡幅部
５：フＩルム
６ タブFIG. 1 is a plan view showing an embodiment of a semiconductor device according to the present invention, FIG. 2 is a perspective view showing the detailed structure of a lead frame according to the present invention, and FIGS. 3, 4, and 5 are lead frames. 6(a) to (0) are manufacturing process diagrams showing the lead frame forming method according to the present invention; FIGS. 7, 8, and 9 are widening diagrams according to the present invention. Fig. 10 is an explanatory diagram showing the relationship between lead width W and lead space S; Fig. 11 is a cross-sectional view when the present invention is applied to a multilayer lead frame; Fig. 12 1 is a perspective view showing the shape of a lead frame used in a conventional semiconductor device. 1...Lead frame, 1a...Lead, 2...
Semiconductor chip, 3... Bonding pad, 4...
Width part, 5... Film, 6... Tab, 7... Bonding piece, 8... Ground wiring, 9... Short circuit prevention film layer. Figure Figure Figure 3 Figure Figure Figure 3 (a) (b) (c) (d) (e) (f) 1: Lead frame 4: Widened part 5: Film 6 Tab
Claims (1)
プのボンディングパッドと前記リードフレームのリード
端に形成されたボンディング部とをワイヤで接続した半
導体装置であって、前記リード端をそのリード幅より拡
幅して形成した拡幅部を前記ボンディング部にすること
を特徴とする半導体装置。 ２、前記拡幅部は、押圧加工によって前記リード端を偏
平に形成したものであることを特徴とする請求項１記載
の半導体装置。 ３、前記拡幅部は、先端を折り返して形成したものであ
ることを特徴とする請求項１記載の半導体装置。 ４、前記拡幅部は、リードのボンディング部位置にボン
ディング用片を固着したものであることを特徴とする請
求項１記載の半導体装置。 ５、目標とするリードピッチにリードを形成し、そのボ
ンディング部を所定のリードスペースを確保しながら加
圧してリード配設方向に拡幅し、前記拡幅部を形成する
ことを特徴とするリードフレーム形成方法。 ６、前記リードのボンディング部の近傍を隣接するリー
ドをブリッジするようにフィルムを貼着することを特徴
とする請求項５記載のリードフレーム形成方法。[Scope of Claims] 1. A semiconductor device in which a bonding pad of a semiconductor chip disposed at a predetermined position of a lead frame and a bonding portion formed at a lead end of the lead frame are connected by a wire, wherein the lead A semiconductor device characterized in that the bonding portion is a widened portion formed by making the end wider than the lead width. 2. The semiconductor device according to claim 1, wherein the widened portion is formed by flattening the lead end by pressing. 3. The semiconductor device according to claim 1, wherein the widened portion is formed by folding back a tip. 4. The semiconductor device according to claim 1, wherein the widened portion has a bonding piece fixed to the bonding portion of the lead. 5. Lead frame formation characterized by forming leads at a target lead pitch and applying pressure to the bonding portion while securing a predetermined lead space to widen the width in the lead arrangement direction to form the widened portion. Method. 6. The lead frame forming method according to claim 5, wherein a film is attached near the bonding portion of the lead so as to bridge adjacent leads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217389A JPH0382147A (en) | 1989-08-25 | 1989-08-25 | Semiconductor device and formation of lead frame thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217389A JPH0382147A (en) | 1989-08-25 | 1989-08-25 | Semiconductor device and formation of lead frame thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382147A true JPH0382147A (en) | 1991-04-08 |
Family
ID=16703412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217389A Pending JPH0382147A (en) | 1989-08-25 | 1989-08-25 | Semiconductor device and formation of lead frame thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382147A (en) |
-
1989
- 1989-08-25 JP JP1217389A patent/JPH0382147A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| US6372625B1 (en) | Semiconductor device having bonding wire spaced from semiconductor chip | |
| JP2009152620A (en) | Semiconductor device | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JP3853263B2 (en) | Semiconductor device | |
| JPH0382147A (en) | Semiconductor device and formation of lead frame thereof | |
| JPS60120543A (en) | Semiconductor devices and lead frames used therein | |
| JP3565454B2 (en) | Resin-sealed semiconductor device | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2001267484A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11260989A (en) | Resin-sealed semiconductor device and its manufacture | |
| JP3148604B2 (en) | Semiconductor device | |
| JP2005311099A (en) | Semiconductor device and its manufacturing method | |
| JP2856455B2 (en) | Semiconductor device | |
| JP4764608B2 (en) | Semiconductor device | |
| JP2004119610A (en) | Lead frame and resin sealing semiconductor device using same, and method for manufacturing the same device | |
| JP2600898B2 (en) | Thin package device | |
| JPH01231333A (en) | Manufacturing method of semiconductor device | |
| JPS63160262A (en) | Lead frame and semiconductor device using the same | |
| JP2968704B2 (en) | Semiconductor device | |
| JP3499655B2 (en) | Semiconductor device | |
| KR100253298B1 (en) | A semiconductor package with improved solder joint reliability and a device using the same | |
| JP2707153B2 (en) | Lead frame manufacturing method |