JP2005311099A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005311099A JP2005311099A JP2004126577A JP2004126577A JP2005311099A JP 2005311099 A JP2005311099 A JP 2005311099A JP 2004126577 A JP2004126577 A JP 2004126577A JP 2004126577 A JP2004126577 A JP 2004126577A JP 2005311099 A JP2005311099 A JP 2005311099A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- lead frame
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関するものであり、とくにフリップチップタイプの半導体チップをリードフレームに搭載した半導体パッケージに適用されるものである。 The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to a semiconductor package in which a flip chip type semiconductor chip is mounted on a lead frame.
従来のフリップチップタイプの半導体チップをリードフレームに搭載した半導体パッケージ、即ち、半導体装置は、図5に示されている。図において、リードフレーム101は、周辺部のフレーム部(図示しない)に支持された複数のリードから構成されている。リードフレーム101は、銅(Cu)やFe−42Ni合金などの金属材料から構成されている。一方、トランジスタなどの半導体素子が形成された半導体チップ103は、シリコンなどからなり、半導体素子に電気的に接続されたアルミニウムなどからなる表面電極(図示しない)を有し、表面電極には金(Au)やはんだなどのバンプ電極もしくはバンプ102が接合されている。また、リードフレーム101には、半導体チップ103がバンプ102を介して電気的に接続されている。リードフレーム101のリードの一部、バンプ102及び半導体チップ103は、エポキシ樹脂などから構成されたモールド樹脂からなる樹脂封止体104により封止された構造を有している。
A semiconductor package in which a conventional flip chip type semiconductor chip is mounted on a lead frame, that is, a semiconductor device is shown in FIG. In the figure, a
リードフレーム101は、CuやFe−42Niなどの金属材料を使用しており、例えば、リードフレームを構成するCuの線膨張係数は、17×10-6であるのに対し、半導体チップを構成するシリコンの線膨張係数は、2.8×10-6と、両者間には大きな差がある。その為バンプにより半導体チップをリードフレームに接合し樹脂封止した半導体製品が、実装基板に実装された時、半導体チップに機械的応力が発生し、場合によってはチップクラック発生に至る。
The
半導体チップで発生するチップクラックの発生を防止する従来技術としては、例えば、特許文献1が公知である。この半導体装置は、半導体チップを支持するチップ搭載部を備えたフレーム部材を有している。そして、半導体チップとチップ搭載部とは銀メッキにより接合されている。銀メッキには多数の空隙部が設けられている。半導体チップとその周辺、半導体チップとリードとを電気的に接続するワイヤ及び銀メッキは封止本体部により樹脂封止されている。この空隙部が半導体チップにかかる応力を緩和してチップクラックを防止している。また、例えば、特許文献2には、リードの強度を落とさず、また、半導体チップの機械的強度を落とさずに薄型化された樹脂封止型半導体装置の樹脂封止パッケージが記載されている。
For example, Patent Document 1 is known as a conventional technique for preventing the occurrence of chip cracks occurring in a semiconductor chip. This semiconductor device has a frame member provided with a chip mounting portion for supporting a semiconductor chip. The semiconductor chip and the chip mounting portion are joined by silver plating. A large number of voids are provided in the silver plating. The semiconductor chip and its periphery, the wire for electrically connecting the semiconductor chip and the lead, and the silver plating are resin-sealed by the sealing body. This void portion relieves stress applied to the semiconductor chip and prevents chip cracks. Further, for example,
リードフレームを構成するアウターリードの厚さは特に薄くせず、リードフレームを部分的に薄く加工する。その薄く加工された部分に半導体チップを搭載するとともに電気的に接続する。そして、この半導体チップが搭載されている部分を樹脂封止する。この場合、半導体チップの厚さは従来より薄くしてリードフレームの凹部の深さ内に収まるようにする。半導体チップはリードフレームの薄く加工した部分に完全に収納されるので、樹脂封止パッケージの厚さはリードフレームと樹脂の厚さのみに依存されパッケージの薄膜化が図られる。また、素子固定用パッドをリードフレームの構成の一部にすることにより、素子の保持が可能になると共にパッドからの放熱が可能になる。アウターリードの一部に薄く加工した部分を設けることにより半導体装置と回路基板の接合部に作用する熱ストレスを緩和する。また、ダムバーに薄く加工した部分を形成することによってその切断を容易にする。さらに半導体素子を収納する凹所内において、インナーリードが半導体素子のほぼ全面を被覆することにより半導体素子の保持が可能になると共に放熱性が向上する。 The thickness of the outer lead constituting the lead frame is not particularly reduced, and the lead frame is partially thinned. A semiconductor chip is mounted and electrically connected to the thinned portion. And the part in which this semiconductor chip is mounted is resin-sealed. In this case, the thickness of the semiconductor chip is made thinner than before so as to be within the depth of the recess of the lead frame. Since the semiconductor chip is completely accommodated in the thinly processed part of the lead frame, the thickness of the resin-encapsulated package depends only on the thickness of the lead frame and the resin, and the thickness of the package can be reduced. In addition, by making the element fixing pad a part of the structure of the lead frame, it is possible to hold the element and to dissipate heat from the pad. By providing a thinly processed portion on a part of the outer lead, thermal stress acting on the junction between the semiconductor device and the circuit board is alleviated. Moreover, the cutting | disconnection is made easy by forming the part processed thinly in the dam bar. Further, the inner leads cover almost the entire surface of the semiconductor element in the recess for housing the semiconductor element, whereby the semiconductor element can be held and heat dissipation is improved.
また、例えば、特許文献3には、封止樹脂との密着性が良く、強度が高く、且つ反り難いダイパッドを備えた半導体装置が記載されている。半導体チップ搭載面であるダイパッドの上面の内半導体チップが搭載される半導体チップ搭載エリアに半球状をなす上面側ディンプルを複数個形成し、半導体チップ非搭載面であるダイパッドの下面の内前記半導体チップ搭載エリアに上面側ディンプルと交互配置となる状態で半球状をなす下面側ディンプルを複数個形成する。上面側ディンプルは互いに重ならない範囲内で密に配置され、且つダイパッドの辺部と所定角度で交差した方向へ列状に並んだ状態で配置される。上面側ディンプルと同一形状、同一サイズを有する下面側ディンプルも同様に配置される。ダイパッドの上面に半導体チップが搭載され、配線工程を経て樹脂により封止される。
本発明は、このような事情によりなされたものであり、Auやはんだなどのバンプにより半導体チップをリードフレームに接合し樹脂封止した半導体装置が実装基板に実装される時に、半導体チップにリードフレームと半導体チップとの線膨脹係数の差により発生する応力を減少するように構成された半導体装置及びその製造方法を提供することを目的にしている。 The present invention has been made under such circumstances. When a semiconductor device in which a semiconductor chip is bonded to a lead frame by bumps such as Au or solder and sealed with resin is mounted on a mounting substrate, the lead frame is mounted on the semiconductor chip. It is an object of the present invention to provide a semiconductor device configured to reduce stress generated due to a difference in coefficient of linear expansion between the semiconductor chip and the semiconductor chip, and a manufacturing method thereof.
上記目的を達成するために、本発明の半導体装置の一態様は、半導体チップと、金属材料からなるリードフレームと、前記半導体チップと前記リードフレームのリードを電気的に接続するバンプ電極と、前記リードの少なくとも一部、前記半導体チップ及び前記バンプ電極を封止する樹脂封止体とを具備し、前記リードはノッチを有し、前記ノッチは、前記樹脂封止体に封止され、且つ前記半導体チップに対して、前記半導体チップ上に配置されたバンプ電極より外側の部分に形成されていることを特徴としている。
また、本発明の半導体装置の製造方法の一態様は、半導体チップと金属材料からなるリードフレームのリードとをバンプ電極を介して電気的に接続する工程と、前記リードの少なくとも一部、前記半導体チップ及び前記バンプ電極を樹脂封止する工程とを具備し、前記リードはノッチを有し、前記ノッチは、前記樹脂封止工程において樹脂封止体に封止され、且つ前記半導体チップに対して、前記半導体チップ上に配置されたバンプ電極より外側の部分に形成されていることを特徴としている。
In order to achieve the above object, one aspect of a semiconductor device of the present invention includes a semiconductor chip, a lead frame made of a metal material, a bump electrode that electrically connects the semiconductor chip and leads of the lead frame, And a resin sealing body that seals at least a part of the lead, the semiconductor chip, and the bump electrode, the lead has a notch, and the notch is sealed by the resin sealing body, and The semiconductor chip is characterized in that it is formed at a portion outside the bump electrode arranged on the semiconductor chip.
According to another aspect of the method for manufacturing a semiconductor device of the present invention, a step of electrically connecting a semiconductor chip and a lead of a lead frame made of a metal material via a bump electrode, at least a part of the lead, and the semiconductor And a step of resin-sealing the chip and the bump electrode, the lead has a notch, the notch is sealed with a resin sealing body in the resin sealing step, and the semiconductor chip The semiconductor device is characterized in that it is formed in a portion outside the bump electrodes arranged on the semiconductor chip.
本発明は、以上の構成により、製造された半導体装置が、例えば、電気機器の実装基板に実装された場合において、半導体チップとリードフレームの線膨張係数の違いから応力が発生しても、リードフレームに設けられたノッチ部分が変形することにより半導体チップに加わるこのような応力を低減させることができ、その結果、半導体装置の信頼性を大幅に向上させることが可能になる。 In the present invention, when the manufactured semiconductor device is mounted on a mounting board of an electric device, for example, even if stress is generated due to a difference in linear expansion coefficient between the semiconductor chip and the lead frame, the lead Such a stress applied to the semiconductor chip can be reduced by deforming the notch portion provided in the frame, and as a result, the reliability of the semiconductor device can be greatly improved.
本発明は、金属材料であるリードフレームと半導体チップを電気的に接続するバンプと、リードフレーム、半導体チップ、バンプ電極等を封止するための樹脂封止体とを有するフリップチップタイプの半導体装置において、リードフレームを構成するリードの半導体チップ上に配設されたバンプ電極より外側の部分にノッチが形成されていることを特徴としている。
以下、実施例を参照して発明を実施するための最良の形態を説明する。
The present invention relates to a flip chip type semiconductor device having a bump for electrically connecting a lead frame, which is a metal material, and a semiconductor chip, and a resin sealing body for sealing the lead frame, the semiconductor chip, the bump electrode, and the like. 1 is characterized in that a notch is formed in a portion outside the bump electrode disposed on the semiconductor chip of the lead constituting the lead frame.
Hereinafter, the best mode for carrying out the invention will be described with reference to examples.
まず、図1及び図2を参照して実施例1を説明する。
図1は、この実施例の半導体装置の概略断面図、図2は、図1の半導体装置を上から見た部分透視平面図である。図1に示すように、リードフレーム1は、周辺部のフレーム部(図示しない)とフレーム部に支持された複数のリード1aからなるリード部から構成されている。そして、このリードフレーム1は、銅(Cu)や銅の合金あるいはFe−42Ni合金などの金属材料から構成されている。この実施例では、Cuをリードフレーム材料としている。トランジスタなどの半導体素子が形成された半導体チップ3は、シリコンなどから構成されている。半導体チップ3は、アルミニウムなどからなるパッドあるいは表面電極(図示しない)を有し、この表面電極は、半導体素子に電気的に接続されている。
First, Embodiment 1 will be described with reference to FIGS.
FIG. 1 is a schematic cross-sectional view of the semiconductor device of this embodiment, and FIG. 2 is a partially transparent plan view of the semiconductor device of FIG. As shown in FIG. 1, the lead frame 1 is composed of a peripheral frame portion (not shown) and a lead portion including a plurality of leads 1a supported by the frame portion. The lead frame 1 is made of a metal material such as copper (Cu), a copper alloy, or a Fe-42Ni alloy. In this embodiment, Cu is used as the lead frame material. The
表面電極には金(Au)やはんだなどのバンプ電極(以下、バンプという)2が接合されている。この実施例では、バンプ材料として、はんだを用いている。また、リードフレーム1には、半導体チップ3がバンプ2により接合されている。リードフレーム1を構成するリード1aは、一端がリードフレーム1のフレーム部に支持されており、他端は、半導体チップ3の中心方向に延在している。そして、この他端の近傍において、リード1aはチップ3上のバンプ2と接合している。
Bump electrodes (hereinafter referred to as bumps) 2 such as gold (Au) or solder are joined to the surface electrodes. In this embodiment, solder is used as the bump material. A
リード1aは、前記他端側の先端部分が薄くなっており、この薄厚部分にバンプ2を介して半導体チップ3が接合されている。リードフレームは、一般に厚さが80〜400μm程度である。そして、リードの先端部分は、その1/2程度に薄くしている。この実施例では、リードフレーム1の厚さは、200μm程度であり、リード1a先端の薄厚部分は、100μm程度にしてある。
リードフレーム1のリード1aの一部、バンプ2及び半導体チップ3は、ともにエポキシ樹脂などから構成されたモールド樹脂からなる樹脂封止体4により封止されている。
The lead 1a has a thin tip at the other end, and the
A part of the lead 1a of the lead frame 1, the
リードフレーム1のリード部を構成するリード1aには、バンプ2によって半導体チップ3が固定されている部分の近傍に跪弱な部分であるノッチ5が形成されている。ノッチ5は、リード1aを周知の方法により薄くしてなるものである。その厚さは、リード先端の薄厚部分の1/2程度が適当であり、この実施例では、ノッチ5の厚さは、50μm程度である。このノッチ5は、また、樹脂封止体4に封止されている。さらに、ノッチ5は、半導体チップ3に対して、バンプ2より外側の部分に形成されている。つまり、ノッチ5の位置は、リード1aの前記他端とバンプ2が接合されている部分との間より外側にある。そして、ノッチ5は、半導体チップ3の上方に設けても良いし、半導体チップ3の上から離れていても良い。
In the lead 1 a constituting the lead portion of the lead frame 1, a
リードフレーム1は、例えば、リードフレームを構成するCuの線膨張係数が17×10-6であるのに対し、半導体チップを構成するシリコンの線膨張係数が2.8×10-6と両者間に大きな差があるために、バンプにより半導体チップをリードフレームに固定し樹脂封止した半導体製品が、セットの実装基板に実装される時に半導体チップに機械的応力が発生し、場合によってはチップクラック発生に至る。しかし、このようなリードフレームと半導体チップの線膨張係数の差により発生した半導体チップにかかる応力は、このノッチの変形によって低減されることが可能になる。 In the lead frame 1, for example, the linear expansion coefficient of Cu constituting the lead frame is 17 × 10 −6 , whereas the linear expansion coefficient of silicon constituting the semiconductor chip is 2.8 × 10 −6. Therefore, when a semiconductor product in which a semiconductor chip is fixed to a lead frame with a bump and resin-sealed is mounted on a mounting board of a set, mechanical stress is generated on the semiconductor chip, and in some cases chip cracks occur. It will occur. However, the stress applied to the semiconductor chip due to the difference between the linear expansion coefficients of the lead frame and the semiconductor chip can be reduced by the deformation of the notch.
次に、この実施例の半導体装置を製造する方法を説明する。
まず、トランジスタなどの半導体素子が形成されたシリコンなどから構成された半導体チップ3にアルミニウムなどの表面電極を形成し、この表面電極にはんだなどのバンプを取り付ける。次に、リードフレーム1のリード部を構成するリード1a先端が半導体チップ3の中心部分に向くように配置し、半導体チップ3とリードフレーム1のリード1aとをバンプ2を介して接合し、両者を電気的に接続する。次に、リードフレーム1を半導体チップ3と共に樹脂金型に載置し、トランスファモールド法などにより、リード1aの少なくとも一部、半導体チップ3及びバンプ2を封止してエポキシ樹脂などからなる樹脂封止体4を形成する。その後、リードフレーム1を成形して不要な部分を切り離し製品を完成する。この実施例によれば、実装時にチップクラック発生の少ない半導体装置が容易に形成される。
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
First, a surface electrode such as aluminum is formed on a
次に、図3及び図4を参照して実施例2を説明する。
図3は、この実施例の半導体装置の概略断面図、図4は、図3の半導体装置を上から見た透視平面図である。図に示すように、リードフレーム21は、周辺部のフレーム部(図示しない)と、このフレーム部に支持された複数のリード21aからなるリード部から構成されている。そして、このリードフレーム21は、Cuやその合金あるいはFe−42Ni合金などの金属材料から構成されている。この実施例では、Cuをリードフレーム材料としている。トランジスタなどの半導体素子が形成された半導体チップ23は、シリコンなどから構成されている。半導体チップ23は、アルミニウムなどからなる表面電極(パッド)(図示しない)を有しており、この電極は、半導体素子に電気的に接続されている。表面電極にはAuやはんだなどのバンプ22が接合されている。
Next,
FIG. 3 is a schematic sectional view of the semiconductor device of this embodiment, and FIG. 4 is a perspective plan view of the semiconductor device of FIG. 3 as viewed from above. As shown in the drawing, the
この実施例では、バンプ材料として、はんだを用いている。また、リードフレーム21には、半導体チップ23がバンプ22により接合されている。リード21aは、一端がリードフレーム21のフレーム部に支持されており、他端は、半導体チップ23の中心方向に延在している。リード21a他端側の先端部分は薄厚(100μm程度)になっており、他の部分の1/2程度である。
リードフレーム21のリード21aの一部、バンプ22及び半導体チップ23は、ともにエポキシ樹脂などのモールド樹脂から構成された樹脂封止体24により封止されている。
In this embodiment, solder is used as the bump material. A
A part of the lead 21a of the
リードフレーム21のリード21aの先端部の薄厚部分には、バンプ22によって半導体チップ23が固定されている部分の近傍に跪弱な部分であるノッチ25が形成されている。前の実施例では、ノッチはリードの半導体チップが搭載されている側とは反対側に形成されているが、この実施例では、リード21aの半導体チップ23が搭載されている側にノッチ25が形成されている。ノッチ21aの厚さは、50μm程度であり、リード21aの先端の薄圧部分の1/2程度である。このノッチ25は、樹脂封止体24に封止されている。また、半導体チップ23に対して、バンプ22より外側の部分に形成されている。即ち、ノッチ25の位置は、リード21aのフレーム部に支持されている一端とは反対側にある他端とバンプ22が接合されている部分との間よりも外側にある。そして、ノッチ25は、半導体チップ23の上方にあっても良いし、半導体チップ23から離れていても良い。
A
リードフレームは、前実施例に述べたように、リードフレームと半導体チップとの線膨張係数差が大きいために、バンプにより半導体チップをリードフレームに固定し樹脂封止した半導体製品が、セットの実装基板に実装される時に半導体チップに機械的応力が発生し、場合によってはチップクラック発生に至る。しかし、このようなリードフレームと半導体チップの線膨張係数の差により発生した半導体チップにかかる応力は、このノッチの変形によって低減されることが可能になる。この作用効果は、ノッチが半導体チップ側にあっても反対側にあっても大きく変わらない。 As described in the previous example, the lead frame has a large difference in linear expansion coefficient between the lead frame and the semiconductor chip. Therefore, a semiconductor product in which the semiconductor chip is fixed to the lead frame with bumps and resin-sealed is mounted on the set. When the semiconductor chip is mounted on the substrate, mechanical stress is generated in the semiconductor chip, and in some cases, chip cracking occurs. However, the stress applied to the semiconductor chip due to the difference between the linear expansion coefficients of the lead frame and the semiconductor chip can be reduced by the deformation of the notch. This effect does not change greatly whether the notch is on the semiconductor chip side or the opposite side.
1、21・・・リードフレーム
1a、21a・・・リード
2、22・・・バンプ
3、23・・・半導体チップ
4、24・・・樹脂封止体
5、25・・・ノッチ
DESCRIPTION OF
Claims (5)
金属材料からなるリードフレームと、
前記半導体チップと前記リードフレームのリードを電気的に接続するバンプ電極と、
前記リードの少なくとも一部、前記半導体チップ及び前記バンプ電極を封止する樹脂封止体とを具備し、
前記リードはノッチを有し、前記ノッチは、前記樹脂封止体に封止され、且つ前記半導体チップに対して、前記半導体チップ上に配置されたバンプ電極より外側の部分に形成されていることを特徴とする半導体装置。 A semiconductor chip;
A lead frame made of a metal material;
A bump electrode for electrically connecting the lead of the semiconductor chip and the lead frame;
Comprising at least a part of the lead, a resin sealing body for sealing the semiconductor chip and the bump electrode;
The lead has a notch, and the notch is sealed with the resin sealing body, and is formed on a portion outside the bump electrode disposed on the semiconductor chip with respect to the semiconductor chip. A semiconductor device characterized by the above.
前記リードの少なくとも一部、前記半導体チップ及び前記バンプ電極を樹脂封止する工程とを具備し、
前記リードはノッチを有し、前記ノッチは、前記樹脂封止工程において樹脂封止体に封止され、且つ前記半導体チップに対して、前記半導体チップ上に配置されたバンプ電極より外側の部分に形成されていることを特徴とする半導体装置の製造方法。 Electrically connecting a semiconductor chip and a lead of a lead frame made of a metal material via a bump electrode;
A step of resin-sealing at least part of the leads, the semiconductor chip, and the bump electrodes;
The lead has a notch, and the notch is sealed with a resin sealing body in the resin sealing step, and at a portion outside the bump electrode disposed on the semiconductor chip with respect to the semiconductor chip. A method for manufacturing a semiconductor device, wherein the semiconductor device is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126577A JP2005311099A (en) | 2004-04-22 | 2004-04-22 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126577A JP2005311099A (en) | 2004-04-22 | 2004-04-22 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311099A true JP2005311099A (en) | 2005-11-04 |
Family
ID=35439508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126577A Pending JP2005311099A (en) | 2004-04-22 | 2004-04-22 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311099A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234737A (en) * | 2006-02-28 | 2007-09-13 | Denso Corp | Connection structure of electronic component |
CN101958300A (en) * | 2010-09-04 | 2011-01-26 | 江苏长电科技股份有限公司 | Double-sided graphic chip flip-chip module package structure and package method |
JP2014143326A (en) * | 2013-01-24 | 2014-08-07 | Transphorm Japan Inc | Semiconductor device, method of manufacturing semiconductor device, lead, and method of manufacturing lead |
CN111602240A (en) * | 2018-03-02 | 2020-08-28 | 新电元工业株式会社 | Resin-encapsulated semiconductor device |
WO2022113661A1 (en) * | 2020-11-30 | 2022-06-02 | ローム株式会社 | Semiconductor device |
-
2004
- 2004-04-22 JP JP2004126577A patent/JP2005311099A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234737A (en) * | 2006-02-28 | 2007-09-13 | Denso Corp | Connection structure of electronic component |
JP4640214B2 (en) * | 2006-02-28 | 2011-03-02 | 株式会社デンソー | Electronic component connection structure |
CN101958300A (en) * | 2010-09-04 | 2011-01-26 | 江苏长电科技股份有限公司 | Double-sided graphic chip flip-chip module package structure and package method |
JP2014143326A (en) * | 2013-01-24 | 2014-08-07 | Transphorm Japan Inc | Semiconductor device, method of manufacturing semiconductor device, lead, and method of manufacturing lead |
CN111602240A (en) * | 2018-03-02 | 2020-08-28 | 新电元工业株式会社 | Resin-encapsulated semiconductor device |
CN111602240B (en) * | 2018-03-02 | 2023-08-01 | 新电元工业株式会社 | Resin-encapsulated semiconductor device |
WO2022113661A1 (en) * | 2020-11-30 | 2022-06-02 | ローム株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2005191240A (en) | Semiconductor device and method for manufacturing the same | |
JPH11312706A (en) | Resin encapsulating semiconductor device and its manufacture, and lead frame | |
WO2004004005A1 (en) | Semiconductor device and its manufacturing method | |
JP4525277B2 (en) | Semiconductor device | |
JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
JP2008103685A (en) | Semiconductor device and method of manufacturing same | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
CN100541748C (en) | Lead frame, semiconductor chip package, and method for manufacturing the package | |
JP4307362B2 (en) | Semiconductor device, lead frame, and lead frame manufacturing method | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005311099A (en) | Semiconductor device and its manufacturing method | |
JP2010050288A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP2006279088A (en) | Method for manufacturing semiconductor device | |
JP3842241B2 (en) | Semiconductor device | |
JP2005191158A (en) | Semiconductor device and its manufacturing method | |
JP2001177007A (en) | Semiconductor device and manufacturing method thereof | |
JP4695672B2 (en) | Semiconductor device | |
JPH08279575A (en) | Semiconductor package | |
JP2007134585A (en) | Semiconductor device and its manufacturing method | |
JP2005347428A (en) | Semiconductor device | |
JP2006032773A (en) | Semiconductor device |