JPH0367396B2 - - Google Patents
Info
- Publication number
- JPH0367396B2 JPH0367396B2 JP9235282A JP9235282A JPH0367396B2 JP H0367396 B2 JPH0367396 B2 JP H0367396B2 JP 9235282 A JP9235282 A JP 9235282A JP 9235282 A JP9235282 A JP 9235282A JP H0367396 B2 JPH0367396 B2 JP H0367396B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- circuit
- synchronization
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
この発明は、低速或いは間欠的に映像信号を伝
送する場合の受信側に適用される映像信号処理装
置に関する。
送する場合の受信側に適用される映像信号処理装
置に関する。
例えば電話回線のような挟帯域の伝送路を介し
て映像信号を伝送する場合には、低速で映像信号
が伝送され、受信側では、この映像信号をメモリ
ー、磁気デイスクレコーダなどによつて蓄積し、
正常の速度で読出し又は再生することによつて正
常な静止画像をモニターすることができる。同様
の処理は、コンピユータによる画像発生のデータ
を伝送する場合にもなされる。
て映像信号を伝送する場合には、低速で映像信号
が伝送され、受信側では、この映像信号をメモリ
ー、磁気デイスクレコーダなどによつて蓄積し、
正常の速度で読出し又は再生することによつて正
常な静止画像をモニターすることができる。同様
の処理は、コンピユータによる画像発生のデータ
を伝送する場合にもなされる。
このような映像信号の伝送を行なう場合の伝送
途中や、何等からの理由により１フレームのうち
の一部の画像しか存在してないときには、通常の
モニター受像機では、同期が乱れ、正常なモニタ
ーを行なうことができない。この発明は、このよ
うな場合でも、存在する一部の映像を正常にモニ
ターすることを可能とする映像信号処理装置の実
現を目的とするものである。この発明は、一部の
み存在する映像信号と同期する同期信号を形成す
ることによつて同期乱れを生じないようにしたも
のである。
途中や、何等からの理由により１フレームのうち
の一部の画像しか存在してないときには、通常の
モニター受像機では、同期が乱れ、正常なモニタ
ーを行なうことができない。この発明は、このよ
うな場合でも、存在する一部の映像を正常にモニ
ターすることを可能とする映像信号処理装置の実
現を目的とするものである。この発明は、一部の
み存在する映像信号と同期する同期信号を形成す
ることによつて同期乱れを生じないようにしたも
のである。
以下、この発明の一実施例について図面を参照
して説明する。
して説明する。
第１図において、１はアナログ又はデイジタル
により低速で伝送されるカラー映像データが供給
される入力端子を示す。このカラー映像データが
インターフエース２を介してフレームメモリー３
に書込まれる。カラー映像データは、同期信号及
びバースト信号をも含むものである。また、フレ
ームメモリー３と関連してメモリーコントロール
回路４が設けられており、クロツク発振器５から
のクロツクパルスがメモリーコントロール回路４
に供給され、書込アドレス信号、読出しアドレス
信号、書込み、読出し制御信号が形成される。
により低速で伝送されるカラー映像データが供給
される入力端子を示す。このカラー映像データが
インターフエース２を介してフレームメモリー３
に書込まれる。カラー映像データは、同期信号及
びバースト信号をも含むものである。また、フレ
ームメモリー３と関連してメモリーコントロール
回路４が設けられており、クロツク発振器５から
のクロツクパルスがメモリーコントロール回路４
に供給され、書込アドレス信号、読出しアドレス
信号、書込み、読出し制御信号が形成される。
フレームメモリー３には、受信されるカラー映
像データがそのままの順序で書込まれる。この書
込時のアドレス信号は、受信される映像データと
同期した低い周波数のものである。また、正規の
サンプリング周波数例えば4sc（sc：カラーサブ
キヤリア周波数）と対応する周波数の読出しアド
レス信号によつてフレームメモリー３の内容が順
次読出される。
像データがそのままの順序で書込まれる。この書
込時のアドレス信号は、受信される映像データと
同期した低い周波数のものである。また、正規の
サンプリング周波数例えば4sc（sc：カラーサブ
キヤリア周波数）と対応する周波数の読出しアド
レス信号によつてフレームメモリー３の内容が順
次読出される。
このフレームメモリー３の読出し出力がＤ／Ａ
コンバータ６によりアナログカラー映像信号S1に
変換されてから切替回路７の一方の入力端子８Ａ
に供給される。この切替回路７の出力端子８Ｃが
出力端子９として導出され、この出力端子９に現
れるカラー映像信号S2がカラーモニター受像機に
供給される。
コンバータ６によりアナログカラー映像信号S1に
変換されてから切替回路７の一方の入力端子８Ａ
に供給される。この切替回路７の出力端子８Ｃが
出力端子９として導出され、この出力端子９に現
れるカラー映像信号S2がカラーモニター受像機に
供給される。
また、Ｄ／Ａコンバータ６の出力に現れるカラ
ー映像信号S1が同期分離回路１０に供給され、水
平同期信号PHDが分離され、ANDゲート１１の
一方の入力として供給される。このANDゲート
１１の他方の入力として切替パルスPSが供給され
る。切替パルスPSは、メモリーコントロール回路
４において形成され、フレームメモリー３におい
てカラー映像データの書込まれた量と対応してい
る。フレームメモリー３では、前述のように、受
信されたカラー映像データが書込まれるが、１フ
レームに書込量が達しない場合には、書込アドレ
スカウンタが１フレームの途中で停止する。これ
を検出しておくことにより、フレームメモリー３
からカラー映像データを読出す際に、カラー映像
データが存在している区間で高レベル、これが存
在していない区間で低レベルとなる切替パルスPS
を形成することができる。
ー映像信号S1が同期分離回路１０に供給され、水
平同期信号PHDが分離され、ANDゲート１１の
一方の入力として供給される。このANDゲート
１１の他方の入力として切替パルスPSが供給され
る。切替パルスPSは、メモリーコントロール回路
４において形成され、フレームメモリー３におい
てカラー映像データの書込まれた量と対応してい
る。フレームメモリー３では、前述のように、受
信されたカラー映像データが書込まれるが、１フ
レームに書込量が達しない場合には、書込アドレ
スカウンタが１フレームの途中で停止する。これ
を検出しておくことにより、フレームメモリー３
からカラー映像データを読出す際に、カラー映像
データが存在している区間で高レベル、これが存
在していない区間で低レベルとなる切替パルスPS
を形成することができる。
このANDゲート１１の出力が同期信号発生回
路１２にそのリセツトパルスとして供給される。
同期信号発生回路１２は、クロツク発振器５から
のクロツクパルスを分周するなどの処理を行なう
ことにより複合同期信号SYNC（即ち水平同期信
号、垂直同期信号及び等化パルスが規格の信号波
形となされたもの）を発生する。この複合同期信
号SYNCは、ANDゲート１１の出力に現れる水
平同期信号PHDと同期したものである。更に、
バースト信号SBを発生するバースト信号発生回
路１３が設けられている。バースト信号SBは、
クロツクパルスを分周することで形成され、ま
た、同期信号発生回路１２で発生する水平同期信
号に対して所定の位相関係のものとされる。
路１２にそのリセツトパルスとして供給される。
同期信号発生回路１２は、クロツク発振器５から
のクロツクパルスを分周するなどの処理を行なう
ことにより複合同期信号SYNC（即ち水平同期信
号、垂直同期信号及び等化パルスが規格の信号波
形となされたもの）を発生する。この複合同期信
号SYNCは、ANDゲート１１の出力に現れる水
平同期信号PHDと同期したものである。更に、
バースト信号SBを発生するバースト信号発生回
路１３が設けられている。バースト信号SBは、
クロツクパルスを分周することで形成され、ま
た、同期信号発生回路１２で発生する水平同期信
号に対して所定の位相関係のものとされる。
この複合同期信号SYNCとバースト信号SBと
が加算回路１４により合成され、この加算回路１
４の出力が切替回路７の他方の入力端子８Ｂに供
給される。切替回路７は、切替パルスPSによつて
制御され、切替パルスPSが高レベルの期間で入力
端子８Ａ及び出力端子８Ｃが接続され、切替パル
スPSが低レベルの期間で入力端子８Ｂ及び８Ｃが
接続される。
が加算回路１４により合成され、この加算回路１
４の出力が切替回路７の他方の入力端子８Ｂに供
給される。切替回路７は、切替パルスPSによつて
制御され、切替パルスPSが高レベルの期間で入力
端子８Ａ及び出力端子８Ｃが接続され、切替パル
スPSが低レベルの期間で入力端子８Ｂ及び８Ｃが
接続される。
上述の構成において、フレームメモリー３に、
１フメーム中の一部の映像データしか書込まれな
いときの動作について説明する。
１フメーム中の一部の映像データしか書込まれな
いときの動作について説明する。
第２図Ａは、フレームメモリー３から読出さ
れ、Ｄ／Ａコンバータ６から現れるカラー映像信
号S1を示す。第２図では、簡単のために、搬送色
信号成分の図示は、省略されている。このカラー
映像信号S1は、t1で示すタイミングまて存在し、
それ以降では、存在しないものである。
れ、Ｄ／Ａコンバータ６から現れるカラー映像信
号S1を示す。第２図では、簡単のために、搬送色
信号成分の図示は、省略されている。このカラー
映像信号S1は、t1で示すタイミングまて存在し、
それ以降では、存在しないものである。
このカラー映像信号S1が同期分離回路１０に供
給されることで、第２図Ｂに示すような水平同期
信号PHDが分離される。この水平同期信号PHD
と同期した第２図Ｃに示す複合同期信号SYNCと
バースト信号SBとからなる信号が加算回路１４
から発生する。そして、タイミングt1において、
高レベルから低レベルに立下がる第２図Ｅに示す
切替パルスPSが発生する。この切替パルスPSの立
下りで、切替回路７の入力端子８Ａ及び出力端子
８Ｃが接続されている状態から、入力端子８Ｂ及
び出力端子８Ｃが接続される状態に切替わる。し
たがつて、出力端子９には、第２図Ｄに示すカラ
ー映像信号S2（搬送色信号については省略されて
いる）が現れる。第２図Ｂから明らかなように、
水平同期信号PHDがタイミングt1以降では存在
しなくなるが、同期信号発生回路１２は、それま
での位相の複合同期信号SYNCを引続いて発生す
る。
給されることで、第２図Ｂに示すような水平同期
信号PHDが分離される。この水平同期信号PHD
と同期した第２図Ｃに示す複合同期信号SYNCと
バースト信号SBとからなる信号が加算回路１４
から発生する。そして、タイミングt1において、
高レベルから低レベルに立下がる第２図Ｅに示す
切替パルスPSが発生する。この切替パルスPSの立
下りで、切替回路７の入力端子８Ａ及び出力端子
８Ｃが接続されている状態から、入力端子８Ｂ及
び出力端子８Ｃが接続される状態に切替わる。し
たがつて、出力端子９には、第２図Ｄに示すカラ
ー映像信号S2（搬送色信号については省略されて
いる）が現れる。第２図Ｂから明らかなように、
水平同期信号PHDがタイミングt1以降では存在
しなくなるが、同期信号発生回路１２は、それま
での位相の複合同期信号SYNCを引続いて発生す
る。
上述の一実施例の説明から理解されるように、
この発明に依れば、映像信号が伝送されていない
区間でも、この映像信号と同期した複合同期信号
が存在しているので、通常のモニター受像機によ
つて、受信された一部の映像を正常に再生するこ
とができる。また、カラー映像信号の場合には、
複合同期信号のみならずバースト信号も付加する
ことによつて、受信された一部の映像の色が付か
ない誤動作を防止することができる。つまり、バ
ースト信号が存在しないと、カラーモニター受像
機内のカラーキラー回路が動作してしまい、その
動作時定数のために、再びカラー映像信号が存在
する時でも、カラーキラー動作が直ちに解除され
ないのである。
この発明に依れば、映像信号が伝送されていない
区間でも、この映像信号と同期した複合同期信号
が存在しているので、通常のモニター受像機によ
つて、受信された一部の映像を正常に再生するこ
とができる。また、カラー映像信号の場合には、
複合同期信号のみならずバースト信号も付加する
ことによつて、受信された一部の映像の色が付か
ない誤動作を防止することができる。つまり、バ
ースト信号が存在しないと、カラーモニター受像
機内のカラーキラー回路が動作してしまい、その
動作時定数のために、再びカラー映像信号が存在
する時でも、カラーキラー動作が直ちに解除され
ないのである。
また、上述のこの発明の一実施例では、同期分
離回路１０に対する入力をＤ／Ａコンバータ６の
出力からとつているが、これと異なり、切替回路
７の出力側からとるようにしても良い。この場合
には、第２図Ｄに示すカラー映像信号S2から分離
された水平同期信号によつて同期信号発生回路１
２がリセツトされる。
離回路１０に対する入力をＤ／Ａコンバータ６の
出力からとつているが、これと異なり、切替回路
７の出力側からとるようにしても良い。この場合
には、第２図Ｄに示すカラー映像信号S2から分離
された水平同期信号によつて同期信号発生回路１
２がリセツトされる。
また、切替回路７の他方の入力端子８Ｂに供給
される同期信号及びバースト信号として、適当な
レベルの直流電位が映像区間に付加されたものを
用い、受信されたカラー映像信号が存在しない区
間で灰色を表示するようにしても良い。
される同期信号及びバースト信号として、適当な
レベルの直流電位が映像区間に付加されたものを
用い、受信されたカラー映像信号が存在しない区
間で灰色を表示するようにしても良い。
第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図はこの発明の一実施例の動作説明
に用いる波形図である。 １……入力端子、３……フレームメモリー、６
……Ｄ／Ａコンバータ、７……切替回路、９……
出力端子、１０……同期分離回路、１２……同期
信号発生回路。
ツク図、第２図はこの発明の一実施例の動作説明
に用いる波形図である。 １……入力端子、３……フレームメモリー、６
……Ｄ／Ａコンバータ、７……切替回路、９……
出力端子、１０……同期分離回路、１２……同期
信号発生回路。
Claims (1)
- 【特許請求の範囲】 １ 低速或いは間欠的に伝送される映像信号及び
同期信号が貯えられるメモリ回路と、上記映像信
号に同期した低周波の書き込み信号を発生すると
ともに、表示用の標準サンプリング周波数に対応
した読みだし信号を発生するメモリ制御回路と、 上記メモリ回路からの出力信号により上記同期
信号を分離する同期信号分離回路と、 上記同期信号分離回路により取り出された同期
信号を入力し、該同期信号と同期した複合同期信
号を発生するための同期信号発生回路と、 上記メモリ回路に蓄積された映像信号及び同期
信号が、１フイールドあるいは１フレーム内で存
在しなくなる位置を検出し、検出信号を発生する
検出手段と、 上記検出信号に基づいて、上記位置で上記メモ
リ回路から取り出された映像信号と上記同期信号
発生回路からの複合同期信号とを切り換えてモニ
ター用の出力端子に導く切替回路とを備えたこと
を特徴とする映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092352A JPS58209279A (ja) | 1982-05-29 | 1982-05-29 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092352A JPS58209279A (ja) | 1982-05-29 | 1982-05-29 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209279A JPS58209279A (ja) | 1983-12-06 |
| JPH0367396B2 true JPH0367396B2 (ja) | 1991-10-22 |
Family
ID=14052004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092352A Granted JPS58209279A (ja) | 1982-05-29 | 1982-05-29 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209279A (ja) |
-
1982
- 1982-05-29 JP JP57092352A patent/JPS58209279A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58209279A (ja) | 1983-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| US4249198A (en) | Phase locking system for television signals | |
| KR840001420A (ko) | 칼라 정지화상 재생 장치 | |
| JPS59185473A (ja) | テレビジヨン同期変換装置 | |
| JPS6023556B2 (ja) | カラ−ビデオ信号のドロップアウト補償装置 | |
| JPH0367396B2 (ja) | ||
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| US4868686A (en) | Method and system for recording asynchronous biphase encoded data on a video tape recorder and for recovering the encoded recorded data | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| US4727432A (en) | A VDP timing signal generator producing clock signals in phase with produced video sync signals and displaying the inphase condition | |
| JPH0946547A (ja) | 映像信号処理装置 | |
| JPH06189342A (ja) | 映像合成装置 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP2589175Y2 (ja) | 記録装置 | |
| JPH07114485B2 (ja) | 磁気記録再生装置 | |
| JPS61255180A (ja) | ビデオプリンタのメモリ制御方法 | |
| JPH10145630A (ja) | 垂直パルス生成回路 | |
| JPS6251555B2 (ja) | ||
| JPS6426884A (en) | Monitor tv simulator | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH03184485A (ja) | 再生信号処理回路 | |
| JPH05191723A (ja) | 画像処理装置のフィールド補償回路 | |
| JPH02105681A (ja) | 特殊画像装置 | |
| KR940008507A (ko) | 표준방식 및 유럽 방식 겸용 드롭아웃 보상방법 및 보상회로 |