JPH0360173B2 - - Google Patents
Info
- Publication number
- JPH0360173B2 JPH0360173B2 JP15192285A JP15192285A JPH0360173B2 JP H0360173 B2 JPH0360173 B2 JP H0360173B2 JP 15192285 A JP15192285 A JP 15192285A JP 15192285 A JP15192285 A JP 15192285A JP H0360173 B2 JPH0360173 B2 JP H0360173B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- molecular beam
- doped
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 48
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明はInドープGaAs基板上にGaAsを分子
線エピタキシヤル成長させる分子線エピタキシヤ
ル成長方法に関するものである。
線エピタキシヤル成長させる分子線エピタキシヤ
ル成長方法に関するものである。
＜従来の技術＞
分子線エピタキシヤル（以下MBEと称す）成
長でGaAs基板上へGaAsを成長させる場合、従
来は次のように行なわれている。即ち、GaAs基
板を化学処理後成長チヤンバー内に搬送する。次
に高真空下でAs分子線のみを基板に照射した状
態で基板を600〜650℃に加熱することで基板表面
の自然酸化膜や炭素などの付着物を除去し基板表
面の清浄化を行なう（基板表面熱清浄化過程）。
その後Ga及びAs分子線を500〜700℃に保たれた
基板に照射することによりGaAsの成長を行な
う。
長でGaAs基板上へGaAsを成長させる場合、従
来は次のように行なわれている。即ち、GaAs基
板を化学処理後成長チヤンバー内に搬送する。次
に高真空下でAs分子線のみを基板に照射した状
態で基板を600〜650℃に加熱することで基板表面
の自然酸化膜や炭素などの付着物を除去し基板表
面の清浄化を行なう（基板表面熱清浄化過程）。
その後Ga及びAs分子線を500〜700℃に保たれた
基板に照射することによりGaAsの成長を行な
う。
ところで従来法で成長に用いられる基板はアン
ドープGaAs基板あるいは蒸気圧の低いCrを添加
したCrドープGaAs基板が主であつた。
ドープGaAs基板あるいは蒸気圧の低いCrを添加
したCrドープGaAs基板が主であつた。
しかし、InドープGaAs基板が最近低転位密度
あるいは無転位結晶が得られるということで注目
されており、これをエピタキシヤル成長基板とし
て用いるならば、て低転位密度の良質なエピタキ
シヤル膜が成長できると考えられる。
あるいは無転位結晶が得られるということで注目
されており、これをエピタキシヤル成長基板とし
て用いるならば、て低転位密度の良質なエピタキ
シヤル膜が成長できると考えられる。
＜発明が解決しようとする問題点＞
しかし、従来法によつて、InドープGaAs基板
上へGaAsを成長させた場合、次のような問題が
生ずる。
上へGaAsを成長させた場合、次のような問題が
生ずる。
基板温度が500℃以上では基板からAsのみな
らずInも選択的に蒸発するため基板表面熱清浄
化過程においてAs分子線のみを基板に照射す
る従来法ではInが基板から蒸発するため成長界
面の表面モルフオロジを悪くし、その上に成長
されるGaAs膜の膜質を悪くする。
らずInも選択的に蒸発するため基板表面熱清浄
化過程においてAs分子線のみを基板に照射す
る従来法ではInが基板から蒸発するため成長界
面の表面モルフオロジを悪くし、その上に成長
されるGaAs膜の膜質を悪くする。
InドープGaAsは実際には混晶InxGa1-xAs
（ｘ〜0.002）であるためアンドープやSi又はSn
ドープ（ｎ型）あるいはBe又はMgドープ（Ｐ
型）GaAsに比べ格子定数が約0.02％大きい。
従つてInドープGaAs基板にアンドープGaAs
等を成長した場合、格子不整合のためその界面
に内部応力が生じ、それにより成長層に転位が
発生したりするので良質なエピタキシヤル膜が
得られない。
（ｘ〜0.002）であるためアンドープやSi又はSn
ドープ（ｎ型）あるいはBe又はMgドープ（Ｐ
型）GaAsに比べ格子定数が約0.02％大きい。
従つてInドープGaAs基板にアンドープGaAs
等を成長した場合、格子不整合のためその界面
に内部応力が生じ、それにより成長層に転位が
発生したりするので良質なエピタキシヤル膜が
得られない。
本発明は、上記の点にかんがみて創案されたも
のであり、Inドープ基板上への高品質のGaAsエ
ピタキシヤル膜の形成を可能にする分子線エピタ
キシヤル成長方法を提供することを目的としてい
る。
のであり、Inドープ基板上への高品質のGaAsエ
ピタキシヤル膜の形成を可能にする分子線エピタ
キシヤル成長方法を提供することを目的としてい
る。
＜問題点を解決するための手段＞
上記目的を達成するため、本発明のInドープ
GaAs基板へのGaAs成長を行なう分子線エピタ
キシヤル成長方法は次のように構成している。
GaAs基板へのGaAs成長を行なう分子線エピタ
キシヤル成長方法は次のように構成している。
基板表面熱清浄化過程ではAs分子線のみな
らず例えば10-10〜10-7torr程度のIn分子線も基
板に照射し、Inの基板からの蒸発分をおぎな
う。
らず例えば10-10〜10-7torr程度のIn分子線も基
板に照射し、Inの基板からの蒸発分をおぎな
う。
成長はGaAs成長に先だち、まずInxGa1-xAs
を例えば0.01〜5μｍ成長させる。ｘの値として
は実施例として成長開始時はInドープGaAs基
板のIn濃度に相当する値（ｘ〜0.002）をとり、
成長とともにｘを０にしてゆき、その後GaAs
を成長させる。
を例えば0.01〜5μｍ成長させる。ｘの値として
は実施例として成長開始時はInドープGaAs基
板のIn濃度に相当する値（ｘ〜0.002）をとり、
成長とともにｘを０にしてゆき、その後GaAs
を成長させる。
＜作用＞
上記の構成により、高品質エピタキシヤルに
要求される清浄表面及び良好な表面モルフオロジ
が得られる。更に上記の構成によりInドープ
GaAs基板とその上に成長されるGaAs膜の格子
定数の間の格子定数値をもつ混晶InxGa1-xAsを
バツフア層として成長させ、更に実施例としてこ
のｘの値を連続的あるいは段階的に変化させて、
その格子定数を変えてゆくことで基板とエピタキ
シヤル成長層の間で生ずる格子不整合を解消する
ことができる。
要求される清浄表面及び良好な表面モルフオロジ
が得られる。更に上記の構成によりInドープ
GaAs基板とその上に成長されるGaAs膜の格子
定数の間の格子定数値をもつ混晶InxGa1-xAsを
バツフア層として成長させ、更に実施例としてこ
のｘの値を連続的あるいは段階的に変化させて、
その格子定数を変えてゆくことで基板とエピタキ
シヤル成長層の間で生ずる格子不整合を解消する
ことができる。
＜実施例＞
以上本発明を実施例に基づき図を参照して詳細
に説明する。
に説明する。
第１図は、本発明にしたがつて作製された半導
体薄膜の構造を示す断面図である。
体薄膜の構造を示す断面図である。
同図において、１はInドープGaAs基板、２は
InxGa1-xAsバツフア層であり、混晶比ｘのプロ
フアイルは基板１との界面で基板１のIn濃度に相
当する値であり、バツフア層２の成長と共に０に
なるように構成されている。また３はGaAs層で
ある。
InxGa1-xAsバツフア層であり、混晶比ｘのプロ
フアイルは基板１との界面で基板１のIn濃度に相
当する値であり、バツフア層２の成長と共に０に
なるように構成されている。また３はGaAs層で
ある。
次に、第１図に示した構造の半導体薄膜の本発
明の一実施例としての作製方法を説明する。
明の一実施例としての作製方法を説明する。
用いた基板１は市販の転位密度3000cm-2以下、
比抵抗107Ωcm程度のInドープ半絶縁性（100）基
板（厚さ400μｍ）の2″φウエハで、In濃度は約１
×1020cm-3（In0.004Ga0.996As相当）である。成長
はInフリー・サセプタを用いて直接加熱法で行な
つた。表面清浄化は基板温度620℃でAs分子線２
×10-5torr、In分子線１×10-9torrを基板１に照
射して行なつた。約30分後成長チヤンバー備えつ
けのRHEED（反射高速電子回析）装置により、
表面清浄化を確認した後、第１図に示した成長を
行なつた。
比抵抗107Ωcm程度のInドープ半絶縁性（100）基
板（厚さ400μｍ）の2″φウエハで、In濃度は約１
×1020cm-3（In0.004Ga0.996As相当）である。成長
はInフリー・サセプタを用いて直接加熱法で行な
つた。表面清浄化は基板温度620℃でAs分子線２
×10-5torr、In分子線１×10-9torrを基板１に照
射して行なつた。約30分後成長チヤンバー備えつ
けのRHEED（反射高速電子回析）装置により、
表面清浄化を確認した後、第１図に示した成長を
行なつた。
成長条件は基板温度580℃、成長レート0.7μ
ｍ／ｈで行なつた。まず第１図に示すバツフア層
であるInxGa1-xAs層２を成長させるため、Ga分
子線強度を3.2×10-7torr、As分子線強度を１×
10-5torrに一定し、In分子線強度をバツフア層２
の成長開始時７×10-10torrに設定し、以後2.5×
10-9torr／ｈで減じてゆき、混晶比ｘが0.004から
０に連続的に変化している混晶比プロフアイルを
もつバツフア層InxGa1-xAsを0.2μｍ成長させた。
この後Siドープｎ型GaAs層３（キヤリア濃度１
×1015cm-3）を1μｍ成長させた。
ｍ／ｈで行なつた。まず第１図に示すバツフア層
であるInxGa1-xAs層２を成長させるため、Ga分
子線強度を3.2×10-7torr、As分子線強度を１×
10-5torrに一定し、In分子線強度をバツフア層２
の成長開始時７×10-10torrに設定し、以後2.5×
10-9torr／ｈで減じてゆき、混晶比ｘが0.004から
０に連続的に変化している混晶比プロフアイルを
もつバツフア層InxGa1-xAsを0.2μｍ成長させた。
この後Siドープｎ型GaAs層３（キヤリア濃度１
×1015cm-3）を1μｍ成長させた。
この結果、低転位密度の基板１を反映して
GaAs層３の転位密度は1000cm-2程度であつた。
またキヤリア濃度1015cm-3で易動度も8000cm2／Ｖ
−secと良好な値が得られた。
GaAs層３の転位密度は1000cm-2程度であつた。
またキヤリア濃度1015cm-3で易動度も8000cm2／Ｖ
−secと良好な値が得られた。
＜発明の効果＞
以上のように本発明により、InドープGaAs基
板の有する低転位密度という特性を生かした低転
位密度の高品質GaAsエピタキシヤル膜の形成が
可能になり、これをOEICやHBT用のエピタキシ
ヤル膜として用いることにより高性能高信頼性の
IC及びトランジスタの製造が可能となる。
板の有する低転位密度という特性を生かした低転
位密度の高品質GaAsエピタキシヤル膜の形成が
可能になり、これをOEICやHBT用のエピタキシ
ヤル膜として用いることにより高性能高信頼性の
IC及びトランジスタの製造が可能となる。
第１図は本発明にしたがつて作製された半導体
薄膜の構造を示す断面図である。 １……InドープGaAs基板、２……InxGa1-xAs
バツフア層、３……GaAs層。
薄膜の構造を示す断面図である。 １……InドープGaAs基板、２……InxGa1-xAs
バツフア層、３……GaAs層。
Claims (1)
- 【特許請求の範囲】 １ InドープGaAs基板上へのGaAsの分子線エ
ピタキシヤル成長において、 成長前の基板表面熱清浄化過程でAs分子線及
びIn分子線を上記基板に照射し、 次にGaAs成長に先だち混晶InxGa1-xAsをバツ
フア層として成長させ、 次にGaAsを成長させて InドープGaAs基板上へのGaAs成長を行なう
ことを特徴とする分子線エピタキシヤル成長方
法。 ２ 前記バツフア層として形成されるInxGa1-x
Asは基板界面では混晶比ｘは基板のIn濃度に相
当する値を有し、成長とともにｘが小さくなり最
終的にｘ＝０となる混晶比プロフアイルをもつこ
とを特徴とする特許請求の範囲第１項記載の分子
線エピタキシヤル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15192285A JPS6211221A (ja) | 1985-07-08 | 1985-07-08 | 分子線エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15192285A JPS6211221A (ja) | 1985-07-08 | 1985-07-08 | 分子線エピタキシヤル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6211221A JPS6211221A (ja) | 1987-01-20 |
| JPH0360173B2 true JPH0360173B2 (ja) | 1991-09-12 |
Family
ID=15529129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15192285A Granted JPS6211221A (ja) | 1985-07-08 | 1985-07-08 | 分子線エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211221A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2959767B2 (ja) * | 1987-11-11 | 1999-10-06 | ソニー株式会社 | 半導体基板並びに半導体装置及びその製造方法 |
| JPH06318606A (ja) * | 1993-05-10 | 1994-11-15 | Mitsubishi Electric Corp | 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子 |
-
1985
- 1985-07-08 JP JP15192285A patent/JPS6211221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6211221A (ja) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| US5019529A (en) | Heteroepitaxial growth method | |
| EP0276257A4 (en) | METHOD OF EPITAXIAL GROWTH OF COMPOSITE SEMICONDUCTOR MATERIALS. | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH06177046A (ja) | ヘテロエピタキシャル成長方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0360173B2 (ja) | ||
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH0680632B2 (ja) | 分子線エピタキシヤル成長方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JPH0684805A (ja) | 化合物半導体結晶成長方法 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JP2560740B2 (ja) | エピタキシャル成長方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 |