JPH0350527A - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JPH0350527A JPH0350527A JP1186720A JP18672089A JPH0350527A JP H0350527 A JPH0350527 A JP H0350527A JP 1186720 A JP1186720 A JP 1186720A JP 18672089 A JP18672089 A JP 18672089A JP H0350527 A JPH0350527 A JP H0350527A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- insulating film
- light shielding
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタアレイ基板に関する。
アクティブマトリクス液晶ディスプレイに用いられる薄
膜トランジスタアレイ基板は、ガラス等の透明基板の上
にアモルファスシリコン膜を動作層とした薄膜トランジ
スタのアレイを有して構成される．第２図は従来の薄膜
トランジスタアレイ基板の断面図である。ガラス基板１
上に設けたゲート電極４と、ゲート電極４を含む表面に
設けたゲート絶縁膜５と、ゲート絶縁膜５の上に設けた
アモルファスシリコン膜６と、アモルファスシリコン膜
６に接続して設けたドレイン電極８及びソース電極９に
より薄膜トランジスタが形成され、表示領域となる表示
電極７がトランジスタのソース電極９に接続されており
、表示電極７の電位をトランジスタで制御することによ
って表示を行なう。
膜トランジスタアレイ基板は、ガラス等の透明基板の上
にアモルファスシリコン膜を動作層とした薄膜トランジ
スタのアレイを有して構成される．第２図は従来の薄膜
トランジスタアレイ基板の断面図である。ガラス基板１
上に設けたゲート電極４と、ゲート電極４を含む表面に
設けたゲート絶縁膜５と、ゲート絶縁膜５の上に設けた
アモルファスシリコン膜６と、アモルファスシリコン膜
６に接続して設けたドレイン電極８及びソース電極９に
より薄膜トランジスタが形成され、表示領域となる表示
電極７がトランジスタのソース電極９に接続されており
、表示電極７の電位をトランジスタで制御することによ
って表示を行なう。
上述した従来の薄膜トランジスタアレイ基板は、ガラス
基板裏側から光が遮光されないため、薄膜トランジスタ
のオフ電流が光照射によって増大するという問題点があ
る。
基板裏側から光が遮光されないため、薄膜トランジスタ
のオフ電流が光照射によって増大するという問題点があ
る。
薄膜トランジスタの半導体層は、ゲート電極によって一
部が遮光されているが、ゲード電極とドレイン・ソース
電極の間の多重反射により半導体層が光照射をうけ、光
キャリアによるオフ電流が発生してしまうのである． また、表示電極外から光が漏れるという問題点があり、
これは、通常、対向基板に設けられた金属パターンによ
って遮断され、透過光、すなわち表示光とはならない工
夫が施されるが、この場合２枚のガラス基板を精度よく
貼り合わせる必要があり、高精度，大型化の方向にとっ
て困難な内容となる。
部が遮光されているが、ゲード電極とドレイン・ソース
電極の間の多重反射により半導体層が光照射をうけ、光
キャリアによるオフ電流が発生してしまうのである． また、表示電極外から光が漏れるという問題点があり、
これは、通常、対向基板に設けられた金属パターンによ
って遮断され、透過光、すなわち表示光とはならない工
夫が施されるが、この場合２枚のガラス基板を精度よく
貼り合わせる必要があり、高精度，大型化の方向にとっ
て困難な内容となる。
本発明の薄膜トランジスタアレイ基板は、透明基板上に
設けて表示電極形成領域に開孔部を設けた遮光膜と、前
記遮光膜を含む表面に設けた眉間絶縁膜と、前記遮光膜
上の前記層間絶縁膜上に設けた薄膜トランジスタと、前
記薄膜トランジスタと接続し且つ前記開孔部に整合して
前記層間絶縁膜上に設けた表示電極とを有する． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
設けて表示電極形成領域に開孔部を設けた遮光膜と、前
記遮光膜を含む表面に設けた眉間絶縁膜と、前記遮光膜
上の前記層間絶縁膜上に設けた薄膜トランジスタと、前
記薄膜トランジスタと接続し且つ前記開孔部に整合して
前記層間絶縁膜上に設けた表示電極とを有する． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
第１図（ａ）．（ｂ）に示すように、ガラス基板１の上
にスパッタ法によりＣ『膜を１００ｎｍの厚さに堆積し
、表示電極形成領域に相当する部分のＣｒｌｉを選択的
にエッチングして開孔し、遮光膜２を形成する．次に、
遮光膜２を含む表面にＣＶＤ法により窒化シリコン膜を
４００ｎｍの厚さに堆積して眉間絶縁膜３を形成する．
次に、眉間絶縁ＷＡ３の上にＣ『膜を１２０ｎｍの厚さ
に堆積して、これを選択的にエッチングし、遮光膜２の
上の眉間絶縁膜３の上にゲート電極４を形戒する。
にスパッタ法によりＣ『膜を１００ｎｍの厚さに堆積し
、表示電極形成領域に相当する部分のＣｒｌｉを選択的
にエッチングして開孔し、遮光膜２を形成する．次に、
遮光膜２を含む表面にＣＶＤ法により窒化シリコン膜を
４００ｎｍの厚さに堆積して眉間絶縁膜３を形成する．
次に、眉間絶縁ＷＡ３の上にＣ『膜を１２０ｎｍの厚さ
に堆積して、これを選択的にエッチングし、遮光膜２の
上の眉間絶縁膜３の上にゲート電極４を形戒する。
次に、ゲート電極４を含む表面に窒化シリコン膜を４０
０ｎｍの厚さに堆積してゲート絶縁膜５を形成する．次
に、ゲート電極４に対応するゲート絶縁膜５の上にアモ
ルファスシリコン膜６及びアモルファスシリコンの表面
に設けたｎ”型拡散層６ａを選択的に形戒し、遮光膜２
の開孔部上のゲート絶縁Ｍ５の上に厚さ４０ｎｍのＩＴ
Ｏ膜を選択的に設けて表示電極７を形成する．ここで、
表示電極７は遮光膜２の開孔部周縁と幅４μｍの重複部
分を有するように形成される．次に、アモルファスシリ
コン膜６を含む表面にＡＩ！膜を４００ｎｍの厚さに堆
積して選択的にエッチングし、ドレイン電極８及びソー
ス電ｆ！９を形成す．る．次に、ソース・ドレイン電極
９，８をマスクとしてゲート電極４に対応する領域のｎ
＋型拡散層６ａを除去し、薄膜トランジスタアレイ基板
を構成する．ここで、遮光膜２は適当な電位に保たれる
が、アクティブマトリクス液晶ディスプレイにおいては
、遮光膜２を対向電極電位とすることにより、遮光膜２
と表示電極７の間で蓄積容量を形成することが有利であ
る． 〔発明の効果〕 以上説明したように、本発明は、透明基板上に設けた遮
光膜によって、表示電極形戒領域以外の薄膜トランジス
タ領域の遮光を行なうことにより、背面光照射によるト
ランジスタオフ電流の増大を抑制し、表示電極外からの
漏れ光を遮断するという効果を有する． 又、この遮光膜は薄膜トランジスタと同一の基板上にホ
トリソグラフィ技術によりパターニングされて形成され
るため、トランジスタ表示電極との相対位置を精度よく
制御できることが可能であり、高精度，大型化の点で有
利である．
０ｎｍの厚さに堆積してゲート絶縁膜５を形成する．次
に、ゲート電極４に対応するゲート絶縁膜５の上にアモ
ルファスシリコン膜６及びアモルファスシリコンの表面
に設けたｎ”型拡散層６ａを選択的に形戒し、遮光膜２
の開孔部上のゲート絶縁Ｍ５の上に厚さ４０ｎｍのＩＴ
Ｏ膜を選択的に設けて表示電極７を形成する．ここで、
表示電極７は遮光膜２の開孔部周縁と幅４μｍの重複部
分を有するように形成される．次に、アモルファスシリ
コン膜６を含む表面にＡＩ！膜を４００ｎｍの厚さに堆
積して選択的にエッチングし、ドレイン電極８及びソー
ス電ｆ！９を形成す．る．次に、ソース・ドレイン電極
９，８をマスクとしてゲート電極４に対応する領域のｎ
＋型拡散層６ａを除去し、薄膜トランジスタアレイ基板
を構成する．ここで、遮光膜２は適当な電位に保たれる
が、アクティブマトリクス液晶ディスプレイにおいては
、遮光膜２を対向電極電位とすることにより、遮光膜２
と表示電極７の間で蓄積容量を形成することが有利であ
る． 〔発明の効果〕 以上説明したように、本発明は、透明基板上に設けた遮
光膜によって、表示電極形戒領域以外の薄膜トランジス
タ領域の遮光を行なうことにより、背面光照射によるト
ランジスタオフ電流の増大を抑制し、表示電極外からの
漏れ光を遮断するという効果を有する． 又、この遮光膜は薄膜トランジスタと同一の基板上にホ
トリソグラフィ技術によりパターニングされて形成され
るため、トランジスタ表示電極との相対位置を精度よく
制御できることが可能であり、高精度，大型化の点で有
利である．
第１図（ａ）．（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図、第２図は従来の薄膜トランジスタア
レイ基板の断面図である。 １・・・ガラス基板、２・・・遮光膜、３・・・層間絶
縁膜、４・・・ゲート電極、５・・・ゲート絶縁膜、６
・・・アモルファスシリコン膜、６ａ・・・ｎ＋型拡散
層、７・・・表示電極、８・・・ドレイン電極、９・・
・ソース電極．
Ａ−Ａ’線断面図、第２図は従来の薄膜トランジスタア
レイ基板の断面図である。 １・・・ガラス基板、２・・・遮光膜、３・・・層間絶
縁膜、４・・・ゲート電極、５・・・ゲート絶縁膜、６
・・・アモルファスシリコン膜、６ａ・・・ｎ＋型拡散
層、７・・・表示電極、８・・・ドレイン電極、９・・
・ソース電極．
Claims (1)
- 透明基板上に設けて表示電極形成領域に開孔部を設けた
遮光膜と、前記遮光膜を含む表面に設けた層間絶縁膜と
、前記遮光膜上の前記層間絶縁膜上に設けた薄膜トラン
ジスタと、前記薄膜トランジスタと接続し且つ前記開孔
部に整合して前記層間絶縁膜上に設けた表示電極とを有
することを特徴とする薄膜トランジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186720A JPH0350527A (ja) | 1989-07-18 | 1989-07-18 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186720A JPH0350527A (ja) | 1989-07-18 | 1989-07-18 | 薄膜トランジスタアレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350527A true JPH0350527A (ja) | 1991-03-05 |
Family
ID=16193458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186720A Pending JPH0350527A (ja) | 1989-07-18 | 1989-07-18 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350527A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998016868A1 (fr) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Substrat pour dispositif a cristaux liquides, dispositif a cristaux liquides et dispositif de projection |
| JP2006003920A (ja) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | 液晶装置及び電子機器並びに投射型表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
-
1989
- 1989-07-18 JP JP1186720A patent/JPH0350527A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998016868A1 (fr) * | 1996-10-16 | 1998-04-23 | Seiko Epson Corporation | Substrat pour dispositif a cristaux liquides, dispositif a cristaux liquides et dispositif de projection |
| US6297862B1 (en) | 1996-10-16 | 2001-10-02 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6388721B1 (en) | 1996-10-16 | 2002-05-14 | Seiko Epson Corporation | Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device |
| US6573955B2 (en) | 1996-10-16 | 2003-06-03 | Seiko Epson Corporation | Capacitance substrate for a liquid crystal device and a projection type display device |
| CN1294451C (zh) * | 1996-10-16 | 2007-01-10 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| JP2006003920A (ja) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | 液晶装置及び電子機器並びに投射型表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US6493048B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US5879959A (en) | Thin-film transistor structure for liquid crystal display | |
| US20050218404A1 (en) | Reflective liquid crystal display device | |
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH06337436A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2002049057A (ja) | 液晶表示装置 | |
| JP3373620B2 (ja) | 液晶表示装置 | |
| KR100345959B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101409704B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2002341375A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH0350527A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2672524B2 (ja) | 薄膜トランジスタ | |
| JPH04331924A (ja) | 液晶表示装置 | |
| JPH01267616A (ja) | 液晶デイスプレイ | |
| JPH0488641A (ja) | 薄膜トランジスタの製造方法 | |
| US20020085142A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH0933944A (ja) | 液晶表示装置 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP3645769B2 (ja) | 反射型液晶表示装置 |