[go: up one dir, main page]

JPH0342008B2 - - Google Patents

Info

Publication number
JPH0342008B2
JPH0342008B2 JP2795885A JP2795885A JPH0342008B2 JP H0342008 B2 JPH0342008 B2 JP H0342008B2 JP 2795885 A JP2795885 A JP 2795885A JP 2795885 A JP2795885 A JP 2795885A JP H0342008 B2 JPH0342008 B2 JP H0342008B2
Authority
JP
Japan
Prior art keywords
frequency
afc
control voltage
circuit
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2795885A
Other languages
Japanese (ja)
Other versions
JPS61189011A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2795885A priority Critical patent/JPS61189011A/en
Publication of JPS61189011A publication Critical patent/JPS61189011A/en
Publication of JPH0342008B2 publication Critical patent/JPH0342008B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は受信機のAFC回路に係り、特に少な
くとも1個以上の局部発振器と周波数変換回路と
を用いて、入力高周波信号を中間周波信号に変換
して出力するに際し、局部発振器の出力局部発振
周波数を、所定の中間周波数が周波数変換回路か
ら高精度に得られるように自動周波数制御
(AFC)するAFC回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an AFC circuit for a receiver, and more particularly, to an AFC circuit for a receiver, which converts an input high frequency signal into an intermediate frequency signal using at least one local oscillator and a frequency conversion circuit. The present invention relates to an AFC circuit that performs automatic frequency control (AFC) on the output local oscillation frequency of a local oscillator so that a predetermined intermediate frequency can be obtained from a frequency conversion circuit with high accuracy when outputting a local oscillator.

従来の技術 従来の受信機のAFC回路は、中間周波信号が
供給されるAFC制御電圧発生回路の出力AFC制
御電圧を電圧制御型局部発振器に供給してその出
力局部発振周波数を、周波数変換回路よりの中間
周波信号が所定の中間周波数(以下IF周波数と
いう)で取り出されるよう可変制御する構成であ
つたが、中間周波信号の周波数の安定性はAFC
制御電圧発生回路のAFC制御電圧特性の周波数
精度及び温度特性により決定されていた。しか
し、AFC制御電圧発生回路に内蔵されている共
振回路はインダクタンス、キヤパシタンス又はこ
れらと等価な回路素子にて構成されているため、
その温度特性は悪く、広い温度範囲で安定に基準
のIF周波数を得ることは極めて困難であり、ま
た仮に温度変動が極めて微小であつても、上記の
共振回路の共振周波数を基準のIF周波数に高精
度で一致させるための調整が必要であるが、その
ような調整は不可能に近く、基準のIF周波数に
対して1000ppm(ppm=10-6)程度の大なる誤差
が生じるのが普通であつた。
Prior Art The AFC circuit of a conventional receiver supplies the output AFC control voltage of an AFC control voltage generation circuit to which an intermediate frequency signal is supplied to a voltage-controlled local oscillator, and converts the output local oscillation frequency from a frequency conversion circuit. The intermediate frequency signal of
It was determined by the frequency accuracy and temperature characteristics of the AFC control voltage characteristics of the control voltage generation circuit. However, since the resonant circuit built into the AFC control voltage generation circuit is composed of inductance, capacitance, or circuit elements equivalent to these,
Its temperature characteristics are poor, and it is extremely difficult to stably obtain the standard IF frequency over a wide temperature range.Also, even if the temperature fluctuation is extremely small, the resonant frequency of the above-mentioned resonant circuit can be set to the standard IF frequency. Adjustment is required to match with high precision, but such adjustment is nearly impossible and usually results in a large error of about 1000 ppm (ppm = 10 -6 ) with respect to the reference IF frequency. It was hot.

そこで、本出願人は先に特願昭59−235494号に
て上記の欠点を除去した受信機のAFC回路を提
案した。第4図はこの本出願人の提案になる受信
機のAFC回路の一例のブロツク系統図を示す。
同図中、入力端子1には受信機により受信された
高周波信号が入来し、これにより周波数変換回路
2に供給され、ここで局部発振器を構成している
電圧制御発振器(VCO)3の出力局部発振周波
数との差分又は和分の周波数に変換されて所定
IF周波数の中間周波信号となる。この中間周波
信号はスイツチ回路4の端子4aに加えられる一
方、出力端子5へ出力される。スイツチ回路4は
端子4bに基準周波数発生回路6よりの基準IF
周波数が供給されており、切換パルス発生回路7
よりの切換パルスにより、端子4aの入力中間周
波信号と端子4bの入力基準IF周波数とを交互
に選択出力してAFC制御電圧発生回路8に供給
する。
Therefore, the present applicant previously proposed in Japanese Patent Application No. 59-235494 an AFC circuit for a receiver that eliminates the above-mentioned drawbacks. FIG. 4 shows a block system diagram of an example of the AFC circuit of the receiver proposed by the present applicant.
In the figure, a high-frequency signal received by the receiver enters input terminal 1, and is supplied to frequency conversion circuit 2, where it is output from voltage-controlled oscillator (VCO) 3, which constitutes a local oscillator. It is converted to the frequency of the difference or sum with the local oscillation frequency and is specified as
It becomes an intermediate frequency signal of the IF frequency. This intermediate frequency signal is applied to the terminal 4a of the switch circuit 4, while being outputted to the output terminal 5. The switch circuit 4 connects the reference IF from the reference frequency generation circuit 6 to the terminal 4b.
frequency is supplied and the switching pulse generation circuit 7
The input intermediate frequency signal at the terminal 4a and the input reference IF frequency at the terminal 4b are alternately selected and outputted by the switching pulses and supplied to the AFC control voltage generation circuit 8.

AFC制御電圧発生回路8は零点制御電圧入力
端子9を有しており、また変曲点周波数Lよりも
低い入力信号周波数に対してはハイレベルの
AFC制御電圧を発生出力し、変曲点周波数H
りも高い入力信号周波数に対してはローレベルの
AFC制御電圧を発生出力し、更に上記変曲点周
波数LHとの間に基準IF周波数が位置する特性
に選定されている。このAFC制御電圧発生回路
8の出力AFC制御電圧はスイツチ回路10の共
通端子10cに加えられる。スイツチ回路10は
切換パルス発生回路7よりの切換パルスにより、
スイツチ回路4と連動して端子10a及び10b
に交互に切換接続される。すなわち、スイツチ回
路10は、スイツチ回路4が端子4aの入力中間
周波信号を選択出力する期間は端子10aを介し
てホールド回路11へAFC制御電圧を選択出力
し、スイツチ回路4が端子4bの入力基準IF周
波数を選択出力する期間は端子10bを介してホ
ールド回路12へAFC制御電圧を選択出力する。
The AFC control voltage generation circuit 8 has a zero point control voltage input terminal 9, and also has a high level control voltage input terminal 9 for an input signal frequency lower than the inflection point frequency L.
Generates and outputs the AFC control voltage, and sets it to low level for input signal frequencies higher than the inflection point frequency H.
The characteristics are selected such that the AFC control voltage is generated and output, and the reference IF frequency is located between the inflection point frequencies L and H. The output AFC control voltage of this AFC control voltage generation circuit 8 is applied to the common terminal 10c of the switch circuit 10. The switch circuit 10 is operated by the switching pulse from the switching pulse generating circuit 7.
Terminals 10a and 10b are connected to the switch circuit 4.
are switched and connected alternately. That is, the switch circuit 10 selectively outputs the AFC control voltage to the hold circuit 11 via the terminal 10a during the period in which the switch circuit 4 selectively outputs the input intermediate frequency signal of the terminal 4a, and the switch circuit 4 selects and outputs the AFC control voltage to the hold circuit 11 through the terminal 10a. During the period in which the IF frequency is selectively output, the AFC control voltage is selectively output to the hold circuit 12 via the terminal 10b.

ホールド回路11及び12は平滑制御電圧発生
回路で、スイツチ回路10によつてAFC制御電
圧が間欠的に得られる不都合を解決するために設
けられている。ホールド回路11の出力信号は
VCO3に制御電圧として印加され、ホールド回
路12の出力信号はAFC制御電圧発生回路8の
零点制御電圧入力端子9に印加される。ここで、
スイツチ回路4,10が夫々4a,10aに接続
される期間は、周波数変換回路2→スイツチ回路
4→AFC制御電圧発生回路8→スイツチ回路1
0→ホールド回路11→VCO3→周波数変換回
路2よりなるAFC制御ループが形成され、スイ
ツチ回路10の端子10aから選択出力される
AFC制御電圧にてIF周波数をAFC制御電圧発生
回路8がもつ零点周波数に一致させる動作を行な
う。一方、スイツチ回路4,10が夫々4b,1
0bに接続される期間は、AFC制御電圧発生回
路8→スイツチ回路10→ホールド回路12→
AFC制御電圧発生回路8よりなる零点補正ルー
プが形成され、AFC制御電圧発生回路8がもつ
零点周波数を基準周波数発生回路6よりの基準
IF周波数に一致させる動作を行なう。
The hold circuits 11 and 12 are smooth control voltage generation circuits, and are provided to solve the problem that the AFC control voltage is intermittently obtained by the switch circuit 10. The output signal of the hold circuit 11 is
It is applied to the VCO 3 as a control voltage, and the output signal of the hold circuit 12 is applied to the zero point control voltage input terminal 9 of the AFC control voltage generation circuit 8. here,
During the period when switch circuits 4 and 10 are connected to 4a and 10a, respectively, frequency conversion circuit 2→switch circuit 4→AFC control voltage generation circuit 8→switch circuit 1
An AFC control loop is formed consisting of 0 → hold circuit 11 → VCO 3 → frequency conversion circuit 2, and is selectively output from the terminal 10a of the switch circuit 10.
An operation is performed to match the IF frequency with the zero point frequency of the AFC control voltage generation circuit 8 using the AFC control voltage. On the other hand, switch circuits 4 and 10 are connected to 4b and 1, respectively.
During the period when connected to 0b, AFC control voltage generation circuit 8 → switch circuit 10 → hold circuit 12 →
A zero point correction loop consisting of the AFC control voltage generation circuit 8 is formed, and the zero point frequency of the AFC control voltage generation circuit 8 is set as a reference from the reference frequency generation circuit 6.
Performs an operation to match the IF frequency.

スイツチ回路4及び10は前記した如く、切換
パルス発生回路7よりの切換パルスにより交互に
切換えられるから、このAFC回路はAFC制御電
圧発生回路8の零点補正を行ないつつ、AFC制
御動作が行なわれることとなり、IF周波数IF
上記したAFC制御ループと零点補正ループの2
つの制御ループのループゲインが夫々十分大きい
ときには、基準周波数発生回路6の出力基準IF
周波数IFOに原理的に一致し、IFOの安定度に一
致した極めて高い安定度が得られる。
As described above, the switch circuits 4 and 10 are alternately switched by the switching pulses from the switching pulse generation circuit 7, so this AFC circuit performs the AFC control operation while correcting the zero point of the AFC control voltage generation circuit 8. Therefore, the IF frequency IF is determined by the above-mentioned AFC control loop and zero point correction loop.
When the loop gains of the two control loops are sufficiently large, the output reference IF of the reference frequency generation circuit 6
The frequency matches IFO in principle, and extremely high stability matching that of IFO can be obtained.

発明が解決しようとする問題点 しかるに、一般的には上記の2つの制御ループ
のループゲインは共に有限なので、周波数変換回
路2の出力IF周波数IFの精度ΔIFは、次式で示
す如く、AFC制御ループの引込精度ΔAFCONと零
点補正ループの補正精度(誤差)ΔZONとの和と
して表わされる。
Problems to be Solved by the Invention However, in general, the loop gains of the above two control loops are both finite, so the accuracy Δ IF of the output IF frequency IF of the frequency conversion circuit 2 is calculated as follows: It is expressed as the sum of the control loop pull-in accuracy ΔAFCON and the correction accuracy (error) ΔZON of the zero point correction loop.

ΔIF=ΔAFCON+ΔZON (1) 上記のAFC制御ループの引込精度ΔAFCON
AFC制御ループをオープン(つまり非制御状態)
とした時の基準IF周波数IFOに対する周波数ずれ
ΔAFCOFFに対して、また上記の零点補正ループの
補正精度ΔZONは、零点補正ループをオープンと
した時の零点周波数の基準IF周波数IFOに対する
周波数ずれΔZOFFに対して、夫々次式のように表
わされる。
Δ IF = Δ AFCON + Δ ZON (1) The pull-in accuracy of the above AFC control loop Δ AFCON is
Open AFC control loop (i.e. uncontrolled state)
The frequency deviation Δ AFCOFF with respect to the reference IF frequency IFO when For ZOFF , each is expressed as follows.

ΔAFCON=ΔAFCOFF/GAFC (2) ΔZON=ΔZOFF/GZ (3) ただし、(2)式及び(3)式中、GAFCはAFC制御ル
ープのループゲイン、GZは零点補正ループのル
ープゲインである。
Δ AFCON = Δ AFCOFF /G AFC (2) Δ ZON = Δ ZOFF /G Z (3) However, in equations (2) and (3), G AFC is the loop gain of the AFC control loop, and G Z is the zero point correction. is the loop gain of the loop.

上記の周波数ずれΔAFCOFFは一般的にAFC制御
ループオープン時のVCO3の周波数設定誤差と、
入力端子1に入来する周波数誤差との和であり、
他方、上記の周波数ずれΔZOFFは一般的に零点補
正ループオープン時の零点周波数の温度等による
変動である。
The above frequency deviation ΔAFCOFF is generally the frequency setting error of VCO3 when the AFC control loop is open,
It is the sum of the frequency error coming into input terminal 1,
On the other hand, the above-mentioned frequency deviation ΔZOFF is generally a variation of the zero point frequency when the zero point correction loop is open due to temperature or the like.

いま、一例として、ΔAFCOFF=30MHz、ΔZOFF
=500kHz、GAFC=2×104、GZ=200とすると、
IF周波数の精度ΔIFは(1)式〜(3)式より ΔIF=ΔAFCON+ΔZON =(ΔAFCOFF/GAFC) +(ΔZOFF/GZ) =4.0(kHz) となり、零点補正ループの補正精度(誤差)
ΔZONは2.5kHzとかなり大なるものとなり、ΔIF
を大きくする要因となつていた。
Now, as an example, Δ AFCOFF = 30MHz, Δ ZOFF
=500kHz, G AFC =2×10 4 , G Z =200,
The accuracy of IF frequency Δ IF is calculated from equations (1) to (3) as follows: Δ IF = Δ AFCON + Δ ZON = (Δ AFCOFF / G AFC ) + (Δ ZOFF / G Z ) = 4.0 (kHz), and the zero point correction loop Correction accuracy (error)
Δ ZON is quite large at 2.5kHz, and Δ IF
This was a factor in increasing the

そこで、本発明は基準レベル設定電圧とAFC
制御電圧との差分に比例した制御電圧を生成して
局部発振器に印加することにより、上記の問題点
を解決した受信機のAFC回路を提供することを
目的とする。
Therefore, the present invention aims to improve the reference level setting voltage and the AFC
It is an object of the present invention to provide an AFC circuit for a receiver that solves the above problems by generating a control voltage proportional to the difference from the control voltage and applying it to a local oscillator.

問題点を解決するための手段 本発明になる受信機のAFC回路は、局部発振
器、周波数変換回路、周波数発生回路、第1及び
第2のスイツチ手段、AFC制御電圧発生回路、
第1及び第2の電圧発生回路、及び差動増幅器と
よりなる。上記第1のスイツチ手段は周波数変換
回路により入力信号と局部発振器の出力局部発振
周波数との間で周波数変換して得られた中間周波
信号と、上記周波数発生回路よりの基準中間周波
数とが夫々供給され、これらの信号を交互に選択
出力する。上記AFC制御電圧発生回路は上記第
1のスイツチ手段の出力信号周波数の零点周波数
に対するずれに応じたレベルのAFC制御電圧を
発生して上記第2のスイツチ手段へ供給する。第
2のスイツチ手段は、上記第1のスイツチ手段が
中間周波信号を選択出力している期間は入力
AFC制御電圧を第1の電圧発生回路へ選択出力
し、第1のスイツチ手段が基準中間周波数を選択
出力している期間は入力AFC制御電圧を第2の
電圧発生回路へ切換出力する。
Means for Solving the Problems The AFC circuit of the receiver according to the present invention includes a local oscillator, a frequency conversion circuit, a frequency generation circuit, first and second switch means, an AFC control voltage generation circuit,
It consists of first and second voltage generation circuits and a differential amplifier. The first switching means is supplied with an intermediate frequency signal obtained by frequency conversion between the input signal and the output local oscillation frequency of the local oscillator by the frequency conversion circuit, and a reference intermediate frequency from the frequency generation circuit. These signals are selected and output alternately. The AFC control voltage generation circuit generates an AFC control voltage at a level corresponding to the deviation of the output signal frequency of the first switch means from the zero point frequency and supplies it to the second switch means. The second switch means inputs the intermediate frequency signal during the period when the first switch means selectively outputs the intermediate frequency signal.
The AFC control voltage is selectively output to the first voltage generating circuit, and during the period when the first switching means is selectively outputting the reference intermediate frequency, the input AFC control voltage is switched and output to the second voltage generating circuit.

上記差動増幅器は上記第1及び第2の電圧発生
回路より取り出された平滑制御電圧の差分に比例
した電圧を発生して局部発振器へ供給し、その出
力局部発周波数を可変制御する。
The differential amplifier generates a voltage proportional to the difference between the smoothed control voltages extracted from the first and second voltage generating circuits, supplies it to the local oscillator, and variably controls its output local oscillation frequency.

作 用 第2の電圧発生回路から取り出される平滑制御
電圧は、AFC制御電圧発生回路のAFC制御特性
に従つて生成された基準中間周波数に対応した
AFC制御電圧に比例しており、基準レベル設定
電圧として差動増幅器に供給される。差動増幅器
はこの基準レベル設定電圧と第1の電圧発生回路
から取り出されるAFC制御電圧とを差動増幅し
て得た電圧により局部発振器の出力局部発振周波
数を可変制御する。これにより、差動増幅器の一
方の入力端子に供給されるAFC制御電圧が基準
レベル設定電圧と等しくなるようAFC回路が動
作し、局部発振器からは周波数変換回路の出力中
間周波信号を上記基準中間周波数と一致させるよ
うな局部発振周波数が取り出されることになる。
以下、本発明の各実施例について第1図乃至第3
図と共に説明する。
Effect The smoothed control voltage taken out from the second voltage generation circuit corresponds to the reference intermediate frequency generated according to the AFC control characteristics of the AFC control voltage generation circuit.
It is proportional to the AFC control voltage and is supplied to the differential amplifier as a reference level setting voltage. The differential amplifier variably controls the output local oscillation frequency of the local oscillator using the voltage obtained by differentially amplifying this reference level setting voltage and the AFC control voltage taken out from the first voltage generation circuit. As a result, the AFC circuit operates so that the AFC control voltage supplied to one input terminal of the differential amplifier is equal to the reference level setting voltage, and the local oscillator converts the output intermediate frequency signal of the frequency conversion circuit to the above reference intermediate frequency. A local oscillation frequency is extracted that matches the .
1 to 3 for each embodiment of the present invention.
This will be explained with figures.

実施例 第1図は本発明回路の第1実施例のブロツク系
統図を示す。同図中、第4図と同一構成部分には
同一符号を付し、その説明を適宜省略する。第1
図において、周波数変換回路2の出力中間周波信
号と、水晶発振回路等の周波数安定度の極めて高
い回路を用いて構成された基準周波数発生回路6
よりの基準IF周波数IFOとが、スイツチ回路4に
より交互に切換えられてAFC制御電圧発生回路
13に供給される。このAFC制御電圧発生回路
13は零点制御電圧入力端子を有しておらず、従
つてその零点周波数Zは固定である。AFC制御
電圧発生回路13は、その入力信号周波数(IF
周波数)を横軸に、出力AFC制御電圧を縦軸に
とると、第2図に実線aで示す如きAFC制御特
性を有しており、第1の変曲点周波数Lよりも低
い入力信号周波数に対してはハイレベルのAFC
制御電圧を出力し、第2の変曲点周波数Hよりも
高い入力信号周波数に対してはローレベルの
AFC制御電圧を出力し、更に変曲点周波数L
Hの入力信号周波数に対しては周波数が高くな
るにつれて上記ハイレベルからローレベルへ漸次
低下するレベルのAFC制御電圧を発生する。零
点周波数Zは変曲点周波数LHの夫々における
AFC制御電圧の中点の電圧V0を発生する周波数
と定義される。
Embodiment FIG. 1 shows a block diagram of a first embodiment of the circuit of the present invention. In the figure, the same components as those in FIG. 4 are denoted by the same reference numerals, and the explanation thereof will be omitted as appropriate. 1st
In the figure, a reference frequency generation circuit 6 is constructed using the output intermediate frequency signal of the frequency conversion circuit 2 and a circuit with extremely high frequency stability such as a crystal oscillation circuit.
The reference IF frequencies IFO are alternately switched by the switch circuit 4 and supplied to the AFC control voltage generation circuit 13. This AFC control voltage generation circuit 13 does not have a zero point control voltage input terminal, and therefore its zero point frequency Z is fixed. The AFC control voltage generation circuit 13 has an input signal frequency (IF
If the horizontal axis is the frequency) and the vertical axis is the output AFC control voltage, the AFC control characteristics are as shown by the solid line a in Figure 2, and the input signal frequency is lower than the first inflection point frequency L. High level AFC against
Outputs a control voltage, and outputs a low level for input signal frequencies higher than the second inflection point frequency H.
It outputs an AFC control voltage, and further generates an AFC control voltage at a level that gradually decreases from the high level to the low level as the frequency increases for input signal frequencies from the inflection point frequency L to H. The zero point frequency Z is at each of the inflection point frequencies L and H.
It is defined as the frequency that generates the voltage V 0 at the midpoint of the AFC control voltage.

かかるAFC制御特性aを有するAFC制御電圧
発生回路13から取り出されたAFC制御電圧は、
スイツチ回路10により、スイツチ回路4と連動
して、交互に第1、第2の端子10a,10bを
介して第1、第2のホールド回路11,12に供
給され、ここでピークホールド等されてそのレベ
ルに比例した平滑制御電圧に変換される。ここ
で、ホールド回路11はスイツチ回路4が端子4
aの入力中間周波信号を選択出力している期間の
AFC制御電圧をホールドし、その電圧を第1の
AFC制御電圧VAFC1として差動増幅器14の非反
転入力端子に印加する。他方、ホールド回路12
はスイツチ回路4が端子4bの入力基準IF周波
IFOを選択出力している期間のAFC制御電圧を
ホールドし、その電圧を基準レベル設定電圧VREF
として差動増幅器14の反転入力端子に印加す
る。この基準レベル設定電圧VREFはAFC制御電
圧発生回路13により、そのAFC制御特性aに
従つて基準IF周波数IFO入力時に発生されたAFC
制御電圧に相当し、制御中点電圧V0を与える零
点周波数Zが変化すると、それに応じて変化す
る。
The AFC control voltage extracted from the AFC control voltage generation circuit 13 having such AFC control characteristic a is
The switch circuit 10, in conjunction with the switch circuit 4, alternately supplies the signal to the first and second hold circuits 11 and 12 via the first and second terminals 10a and 10b, where it is subjected to peak hold, etc. It is converted into a smooth control voltage proportional to that level. Here, in the hold circuit 11, the switch circuit 4 is connected to the terminal 4.
The period during which the input intermediate frequency signal of a is selectively output
Hold the AFC control voltage and change the voltage to the first
The AFC control voltage V AFC1 is applied to the non-inverting input terminal of the differential amplifier 14. On the other hand, the hold circuit 12
holds the AFC control voltage during the period when the switch circuit 4 selects and outputs the input reference IF frequency IFO of the terminal 4b, and sets that voltage to the reference level setting voltage V REF
It is applied to the inverting input terminal of the differential amplifier 14 as a signal. This reference level setting voltage V REF is generated by the AFC control voltage generation circuit 13 according to the AFC control characteristic a when the reference IF frequency IFO is input.
When the zero point frequency Z , which corresponds to the control voltage and provides the control midpoint voltage V 0 , changes, it changes accordingly.

差動増幅器14は上記の第1のAFC制御電圧
VAFC1と基準レベル設定電圧VREFとの差分に比例
した第2のAFC制御電圧VAFC2を発生し、これを
VCO3に供給してその出力局部発振周波数を可
変制御せしめる。これにより、周波数変換回路2
→スイツチ回路4→AFC制御電圧発生回路13
→スイツチ回路10→ホールド回路11→差動増
幅器14→VCO3→周波数変換回路2よりなる
一巡のAFC制御ループは、そのループゲイン
GAFCが十分大なる場合、ホールド回路11より取
り出される第1のAFC制御電圧VAFC1が、ホール
ド回路12より基準レベル設定電圧VREFに等しく
なるように動作し、等しくなると安定する。
The differential amplifier 14 receives the above-mentioned first AFC control voltage.
Generates a second AFC control voltage V AFC2 proportional to the difference between V AFC1 and the reference level setting voltage V REF , and
It is supplied to VCO3 to variably control its output local oscillation frequency. As a result, the frequency conversion circuit 2
→ Switch circuit 4 → AFC control voltage generation circuit 13
The AFC control loop consisting of → switch circuit 10 → hold circuit 11 → differential amplifier 14 → VCO 3 → frequency conversion circuit 2 has its loop gain
When G AFC is sufficiently large, the first AFC control voltage V AFC1 taken out from the hold circuit 11 operates to become equal to the reference level setting voltage V REF by the hold circuit 12, and becomes stable when it becomes equal.

ここで、VCO3に印加される制御電圧を縦軸
に、またその時に周波数変換回路2より取り出さ
れるIF周波数を横軸にとつたAFC被制御特性は、
第2図に実線bで示される。従つて、第1の
AFC制御電圧VAFC1が基準レベル設定電圧VREF
等しくなつて安定しているとき、差動増幅器14
の出力第2のAFC制御電圧VAFC2は、第2図から
もわかるように、AFC被制御特性bの基準中間
周波数IFOを与える電圧である。この結果、上記
のAFC制御ループは、周波数変換回路2の出力
IF周波数IFが基準中間周波数IFOに一致するよう
に動作することとなる。
Here, the AFC controlled characteristic with the control voltage applied to the VCO 3 on the vertical axis and the IF frequency taken out from the frequency conversion circuit 2 on the horizontal axis is as follows:
This is indicated by the solid line b in FIG. Therefore, the first
When the AFC control voltage V AFC1 becomes equal to the reference level setting voltage V REF and is stable, the differential amplifier 14
As can be seen from FIG. 2, the output second AFC control voltage V AFC2 is a voltage that provides the reference intermediate frequency IFO of the AFC controlled characteristic b. As a result, the above AFC control loop
The IF frequency IF will operate to match the reference intermediate frequency IFO .

このように、本実施例によれば、IF周波数IF
の精度はAFC制御ループの引込精度(つまりル
ープゲイン)にのみ依存し、零点の変動による
IFの精度の劣化は生じない。
In this way, according to this embodiment, the IF frequency IF
The accuracy of depends only on the pull-in accuracy of the AFC control loop (that is, the loop gain), and depends on the fluctuation of the zero point.
No deterioration of IF accuracy occurs.

なお、本発明回路の動作が保証されるための条
件として、AFC制御特性aの変曲点周波数LH
と基準IF周波数IFOとを間に常に LIFOH なる関係を満足することが必要である。このた
め、温度変化に対するAFC零点周波数Zの変化
が大なる場合(つまり、LHの変化が大なる場
合)は、AFC制御特性aの傾きを緩やかにして、
変曲点周波数Lを基準IF周波数IFOに対して十分
低くし、かつ、変曲点周波数Hを基準IF周波数
IFOに対して十分高くする必要がある。AFC制御
特性aの傾きを緩やかにする方法としては、例え
ばAFC制御電圧発生回路13内の共振回路(同
調回路)のQを小にするなどの方法が考えられ、
容易に実現できる。
Note that the inflection point frequencies L and H of the AFC control characteristic a are the conditions for guaranteeing the operation of the circuit of the present invention.
It is necessary to always satisfy the relationship L < IFO < H between and the reference IF frequency IFO . Therefore, when the change in the AFC zero point frequency Z due to temperature change is large (that is, when the change in L and H is large), the slope of the AFC control characteristic a is made gentler.
Make the inflection point frequency L sufficiently lower than the reference IF frequency IFO , and set the inflection point frequency H to the reference IF frequency.
It needs to be high enough for IFO . As a method for making the slope of the AFC control characteristic a gentler, for example, a method such as reducing the Q of the resonant circuit (tuned circuit) in the AFC control voltage generation circuit 13 can be considered.
It can be easily achieved.

次に本発明回路の第2実施例につき第3図に示
すブロツク系統図と共に説明する。同図中、第1
図と同一構成部分には同一符号を付し、その説明
を省略する。第3図において、AFC制御電圧発
生回路8は第2図に示す如きAFC制御特性aを
有している点はAFC制御電圧発生回路13と同
じであるが、ホールド回路12よりの基準レベル
設定電圧VREFが零点制御電圧入力端子9に印加さ
れることにより、その零点周波数ZIFOに等し
くなるように補正される点が異なる。このような
零点周波数Zの補正手段は、AFC制御電圧発生
回路8内の零点周波数Zを与えるLC同調回路の
一部に可変容量素子を用い、零点制御電圧入力端
子9の入力電圧によつてその可変容量素子の容量
値を可変制御するなどの方法により、容易に実現
することができる。
Next, a second embodiment of the circuit of the present invention will be explained with reference to the block system diagram shown in FIG. In the same figure, the first
Components that are the same as those in the figures are given the same reference numerals, and their explanations will be omitted. In FIG. 3, the AFC control voltage generation circuit 8 is the same as the AFC control voltage generation circuit 13 in that it has the AFC control characteristic a shown in FIG. The difference is that by applying V REF to the zero point control voltage input terminal 9, the zero point frequency Z is corrected to be equal to IFO . Such zero point frequency Z correction means uses a variable capacitance element as a part of the LC tuning circuit that provides the zero point frequency Z in the AFC control voltage generation circuit 8, and adjusts its value by the input voltage of the zero point control voltage input terminal 9. This can be easily realized by a method such as variably controlling the capacitance value of a variable capacitance element.

本実施例によれば、AFC制御電圧発生回路8
→スイツチ回路10→ホールド回路12→AFC
制御電圧発生回路8よりなる一巡の零点補正ルー
プによつて、前記変曲点周波数LHの変化を小
さくできるので、第1実施例とは異なり、AFC
制御特性aの傾きを故意に緩やかにする必要はな
い。また、本実施例における零点補正ループの目
的は変曲点周波数LHの変動を所定値以下にす
るためであるので、第4図に示した本出願人の先
の提案になるAFC回路における零点補正ループ
の如き高いループゲインは不要であることは勿論
である。また、本実施例における基本動作は第1
実施例と同様であり、IFの精度はAFC制御ルー
プの引込精度のみに依存し、零点補正ループの存
在はIFの精度の劣化を全く生じさせるものでは
ないことは勿論である。
According to this embodiment, the AFC control voltage generation circuit 8
→ Switch circuit 10 → Hold circuit 12 → AFC
Since the change in the inflection point frequencies L and H can be made small by the zero point correction loop made up of the control voltage generation circuit 8, unlike the first embodiment, the AFC
There is no need to intentionally make the slope of the control characteristic a gentle. Furthermore, since the purpose of the zero point correction loop in this embodiment is to keep the fluctuations of the inflection point frequencies L and H below a predetermined value, the AFC circuit proposed earlier by the applicant shown in FIG. Of course, a high loop gain such as the zero point correction loop is not necessary. In addition, the basic operation in this example is the first
As in the embodiment, the IF accuracy depends only on the pull-in accuracy of the AFC control loop, and it goes without saying that the presence of the zero point correction loop does not cause any deterioration in the IF accuracy.

なお、本発明は入力端子1に入来する高周波信
号がいかなる信号状態であつても良好に適用する
ことができるものである。例えば、受信側で搬送
波を再生して復調を行なうことを特徴とする4相
PSK(フエーズ・シフト・キーイング:位相偏移
変調)等の如く、無変調搬送波と変調搬送波とが
交互に伝送されてくる場合にも適用できる。この
場合、切換パルス発生回路7の出力切換パルスを
無変調搬送波の有無の周期に同期して発生させ、
無変調搬送波の入来期間はスイツチ回路4及び1
0を端子4a,10a側に接続し、変調搬送波の
入来期間は端子4b,10b側に切換接続する。
これにより、入力信号の搬送波周波数は基準周波
数に完全に一致する。従つて、本発明は位相偏移
変調された高周波信号のIF周波数の安定化に応
用した場合、一層の効果がある。
It should be noted that the present invention can be suitably applied to any signal state of the high frequency signal that enters the input terminal 1. For example, a four-phase
It can also be applied to cases where unmodulated carrier waves and modulated carrier waves are transmitted alternately, such as in PSK (phase shift keying). In this case, the output switching pulse of the switching pulse generation circuit 7 is generated in synchronization with the cycle of the presence/absence of the unmodulated carrier wave,
The incoming period of the unmodulated carrier wave is determined by switch circuits 4 and 1.
0 is connected to the terminals 4a and 10a, and during the incoming period of the modulated carrier wave, it is switched and connected to the terminals 4b and 10b.
As a result, the carrier frequency of the input signal completely matches the reference frequency. Therefore, the present invention is even more effective when applied to stabilizing the IF frequency of a phase-shift keyed high-frequency signal.

また、VCO3は広い周波数可変範囲を有する
選局用電圧によつて多数の入力高周波信号の選択
を行なう機能を有している場合が殆どである。こ
の場合、AFC制御電圧に選局用電圧を加算した
電圧を制御電圧としてVCO3を制御する構成と
すればよく、本発明はこのような形態においても
良好に動作することは勿論である。
Further, in most cases, the VCO 3 has a function of selecting a large number of input high frequency signals using a tuning voltage having a wide frequency variable range. In this case, the VCO 3 may be controlled by using a voltage obtained by adding the channel selection voltage to the AFC control voltage as the control voltage, and it goes without saying that the present invention operates satisfactorily in such an embodiment.

また、ホールド回路11,12はスイツチ回路
10から取り出される電圧の大きさに比例した連
続的な一定電圧を出力するものであればよく、例
えば、間欠的に供給される電圧の平均値を連続し
て出力する構成でもよい。
Further, the hold circuits 11 and 12 may output a continuous constant voltage proportional to the magnitude of the voltage taken out from the switch circuit 10; It may also be configured to output the data.

更にAFC動作及び零点補正動作の如きフイー
ルドバツク制御を良好に行なわせるためには、系
の安定性のためにホールド回路11,12の出力
端に適当な低域フイルタを接続し、かつ、必要な
ループゲインを保証する構成にすればよい。
Furthermore, in order to perform feedback control such as AFC operation and zero point correction operation well, appropriate low-pass filters are connected to the output terminals of hold circuits 11 and 12 for system stability, and necessary It is sufficient to adopt a configuration that guarantees the loop gain.

また更に、本発明回路はダブルスーパーヘテロ
ダイン受信機にも適用することができる。この場
合、周波数が低いために制御し易いことと、最終
的に得られる中間周波信号が基準IF周波数とな
るようにすることとから、第2局部発振周波数に
対してAFC制御を行なうのが通常である。
Furthermore, the circuit of the invention can also be applied to double superheterodyne receivers. In this case, AFC control is usually performed on the second local oscillation frequency because it is easy to control because the frequency is low and because the final intermediate frequency signal obtained is the reference IF frequency. It is.

更にまた、差動増幅器14への入力の極性は実
施例のものに限定されるものではなく、AFC制
御電圧発生回路8,13、ホールド回路11、差
動増幅器14等の入出力の極性関係によつて、
AFC制御動作が収束する極性に選定されるべき
ものであることは勿論である。
Furthermore, the polarity of the input to the differential amplifier 14 is not limited to that of the embodiment, and may vary depending on the polarity of the input/output of the AFC control voltage generation circuits 8, 13, the hold circuit 11, the differential amplifier 14, etc. Then,
Of course, the polarity should be selected so that the AFC control operation converges.

発明の効果 上述の如く、本発明によれば、中間周波信号入
力時のAFC制御電圧に比例した電圧と、基準IF
周波数IFO入力時のAFC制御電圧に比例した基準
レベル設定電圧との差分に比例した電圧により局
部発振周波数を制御するようにしたので、AFC
制御ループの引込精度のみにIF周波数IFの精度
を依存させることができ、よつて本出願人が先に
提案したAFC回路に比し、より高精度かつ安定
なIF周波数を得ることができ、温度、湿度等に
よる零点周波数の変化や長期経時変化、初期調整
ずれ等によるIF周波数の変化を皆無にでき、ま
た零点補正ループを省略することもできる等の
数々の特長を有するものである。
Effects of the Invention As described above, according to the present invention, the voltage proportional to the AFC control voltage when inputting the intermediate frequency signal and the reference IF
Since the local oscillation frequency is controlled by a voltage proportional to the difference from the reference level setting voltage, which is proportional to the AFC control voltage when inputting the frequency IFO, the AFC
The accuracy of the IF frequency IF can be made to depend only on the pull-in accuracy of the control loop. Therefore, compared to the AFC circuit previously proposed by the applicant, a more accurate and stable IF frequency can be obtained, and the temperature It has a number of features, such as being able to completely eliminate changes in the zero point frequency due to humidity, etc., changes over time, and changes in the IF frequency due to initial adjustment deviations, etc., and also being able to omit the zero point correction loop.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第3図は夫々本発明回路の第1及び
第2実施例を示すブロツク系統図、第2図は本発
明回路の動作説明用のAFC制御特性及びAFC被
制御特性を示す図、第4図は本出願人が先に提案
したAFC回路の一例を示すブロツク系統図であ
る。 1……高周波信号入力端子、2……周波数変換
回路、3……電圧制御発振器(VCO、4,10
……スイツチ回路、5……中間周波信号出力端
子、6……基準周波数発生回路、7……切換パル
ス発生回路、8,13……AFC制御電圧発生回
路、9……零点制御電圧入力端子、11,12…
…ホールド回路、14……差動増幅器。
1 and 3 are block system diagrams showing first and second embodiments of the circuit of the present invention, respectively; FIG. 2 is a diagram showing AFC control characteristics and AFC controlled characteristics for explaining the operation of the circuit of the present invention; FIG. 4 is a block diagram showing an example of an AFC circuit previously proposed by the applicant. 1... High frequency signal input terminal, 2... Frequency conversion circuit, 3... Voltage controlled oscillator (VCO, 4, 10
... Switch circuit, 5 ... Intermediate frequency signal output terminal, 6 ... Reference frequency generation circuit, 7 ... Switching pulse generation circuit, 8, 13 ... AFC control voltage generation circuit, 9 ... Zero point control voltage input terminal, 11,12...
...Hold circuit, 14...Differential amplifier.

Claims (1)

【特許請求の範囲】 1 外部入力制御信号によりその出力局部発振周
波数を可変制御せしめられる局部発振器と、入力
信号と該局部発振器よりの局部発振周波数との周
波数変換を行なつて所定中間周波数の中間周波信
号を出力する周波数変換回路と、基準となる中間
周波数を発生出力する周波数発生回路と、該周波
数変換回路よりの中間周波信号と該周波数発生回
路よりの基準中間周波数とを交互に選択出力する
第1のスイツチ手段と、該第1のスイツチ手段の
出力信号が供給されその信号周波数の零点周波数
に対するずれに応じたレベルのAFC制御電圧を
発生出力するAFC制御電圧発生回路と、該AFC
制御電圧発生回路より供給される該AFC制御電
圧を、該第1のスイツチ手段が該中間周波信号を
選択出力する期間はその第1の出力端子へ出力
し、該第1のスイツチ手段が該基準中間周波数を
選択出力する期間はその第2の出力端子へ切換出
力する第2のスイツチ手段と、該第2のスイツチ
手段の該第1、第2の出力端子より取り出された
AFC制御電圧が別々に供給されその大きさに比
例した平滑制御電圧を出力する第1、第2の電圧
発生回路と、該第1及び第2の電圧発生回路より
夫々取り出された平滑制御電圧が供給されそれら
の差分に比例した電圧を発生して前記外部入力制
御信号として前記局部発振器へ出力する差動増幅
器とよりなることを特徴とする受信機のAFC回
路。 2 該AFC制御電圧発生回路は、第1及び第2
の変曲点周波数の間の該零点周波数を、該基準中
間周波数と等しいか又はそれに極めて近い周波数
に固定されていることを特徴とする特許請求の範
囲第1項記載の受信機のAFC回路。 3 該AFC制御電圧発生回路は、第1及び第2
の変曲点周波数の間の該零点周波数を、該第2の
電圧発生回路よりの平滑制御電圧により該基準中
間周波数に等しいか又はそれに極めて近い周波数
となるよう可変制御されることを特徴とする特許
請求の範囲第1項記載の受信機のAFC回路。
[Scope of Claims] 1. A local oscillator whose output local oscillation frequency is variably controlled by an external input control signal, and a frequency converter between the input signal and the local oscillation frequency from the local oscillator to obtain an intermediate frequency between a predetermined intermediate frequency. A frequency conversion circuit that outputs a frequency signal, a frequency generation circuit that generates and outputs a reference intermediate frequency, and alternately selects and outputs the intermediate frequency signal from the frequency conversion circuit and the reference intermediate frequency from the frequency generation circuit. a first switch means; an AFC control voltage generation circuit that is supplied with the output signal of the first switch means and generates and outputs an AFC control voltage of a level corresponding to the deviation of the signal frequency from the zero point frequency;
The first switch means outputs the AFC control voltage supplied from the control voltage generation circuit to its first output terminal during the period in which the intermediate frequency signal is selectively outputted, and the first switch means outputs the AFC control voltage supplied from the control voltage generation circuit to the first output terminal thereof. The period for selectively outputting the intermediate frequency is determined by a second switch means for switching and outputting the intermediate frequency to the second output terminal thereof, and a second switch means for outputting the intermediate frequency from the first and second output terminals of the second switch means.
First and second voltage generation circuits that are separately supplied with the AFC control voltage and output smoothed control voltages proportional to the magnitude thereof; and smoothed control voltages taken out from the first and second voltage generation circuits, respectively; An AFC circuit for a receiver, comprising a differential amplifier that generates a voltage proportional to the difference between the supplied voltages and outputs it to the local oscillator as the external input control signal. 2 The AFC control voltage generation circuit has a first and a second
2. The AFC circuit for a receiver according to claim 1, wherein the zero point frequency between the inflection point frequencies is fixed to a frequency that is equal to or very close to the reference intermediate frequency. 3 The AFC control voltage generation circuit has a first and a second
The zero point frequency between the inflection point frequencies is variably controlled by a smoothing control voltage from the second voltage generating circuit so that it becomes equal to or extremely close to the reference intermediate frequency. An AFC circuit for a receiver according to claim 1.
JP2795885A 1985-02-15 1985-02-15 Afc circuit of receiver Granted JPS61189011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2795885A JPS61189011A (en) 1985-02-15 1985-02-15 Afc circuit of receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2795885A JPS61189011A (en) 1985-02-15 1985-02-15 Afc circuit of receiver

Publications (2)

Publication Number Publication Date
JPS61189011A JPS61189011A (en) 1986-08-22
JPH0342008B2 true JPH0342008B2 (en) 1991-06-25

Family

ID=12235395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2795885A Granted JPS61189011A (en) 1985-02-15 1985-02-15 Afc circuit of receiver

Country Status (1)

Country Link
JP (1) JPS61189011A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100509A (en) * 1988-10-07 1990-04-12 Matsushita Electric Ind Co Ltd Oscillation circuit
JP2770974B2 (en) * 1989-03-20 1998-07-02 沖電気工業株式会社 Wireless communication apparatus and method

Also Published As

Publication number Publication date
JPS61189011A (en) 1986-08-22

Similar Documents

Publication Publication Date Title
JP2002280901A (en) Oscillator tuning method and tunable oscillator
WO2001001577A8 (en) Adjustable bandwidth phase locked loop with fast settling time
EP0557867B1 (en) Double phase locked loop circuit
JP2005191999A (en) Modulator, semiconductor integrated circuit, and wired and wireless communication device
JPH0342008B2 (en)
EP0361746B1 (en) Automatic phase controlling circuit
KR950002440B1 (en) Ascilation frequency compensating method of the vcd
JP3081418B2 (en) Automatic filter adjustment circuit
JPS63217830A (en) Frequency synthesizer tuner
US5408195A (en) FM demodulation circuit
JP2568571B2 (en) Band rejection frequency control device
JPH0496428A (en) Radio equipment
JP2794707B2 (en) Frequency shift keying modulator
JPS61114612A (en) Afc circuit of receiver
JPS61295716A (en) Afc circuit for receiver
JPH0691367B2 (en) Voltage controlled oscillator
RU1826131C (en) Synchronized oscillator
JPH0787368B2 (en) Externally controlled atomic oscillator
KR100213251B1 (en) Apparatus for adjusting frequency of voltage controlled oscillator automatically
JPS6139616A (en) Automatic tuning device
KR19980029355A (en) Carrier Frequency Regulator Using Crystal Oscillator and Voltage Controlled Oscillator
JPH1117580A (en) Antenna matching device
JPH0613894A (en) Double pll circuit
JPS637022A (en) Phase locked oscillator
KR19980026106A (en) Frequency multiplier