JPH0341538A

JPH0341538A - 主記憶装置

Info

Publication number: JPH0341538A
Application number: JP1175541A
Authority: JP
Inventors: Shinichi Okugawa; 奥川　伸一; Shigenobu Sugimoto; 繁伸杉本
Original assignee: NEC Corp; NEC Gunma Ltd
Current assignee: NEC Corp; NEC Gunma Ltd
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は情報処理装置の主記憶装置に関し、特に主記憶
装置の診断によって明らかとなった主記憶領域の故障箇
所及びシステム動作中に発生した主記憶装置の故障箇所
の排除に関する。

［従来の技術］従来、この種の主記憶装置の再配置は、Ｏ８等のソフト
ウェアにより、主記憶診断時にメモリエラーの発生した
アドレス以降のメモリ領域をアクセスしないように制限
をするか、ハードウェアの交換を実施するかのいずれか
の方法で行なわれている。

［発明が解決しようとする課題］上述した従来のＯ８等のソフトウェアにより故障箇所の
存在するアドレス以降の主記憶領域を切り捨てる方法に
よる主記憶の再配置は、故障箇所のアドレスにより、正
常な主記憶領域が著しく小さくなる場合があり、主記憶
装置の全容量を有効に利用できないという欠点がある。

また、ハードウェアを交換する方法では、システムの復
旧までに長時間を要するという欠点がある。

［課題を解決するための手段］本発明による主記憶装置は、主記憶容量を物理的な１１
１位でブロック化し、各ブロックに対応するブロックア
ドレスとバリッドフラグとを格納するレジスタと、記憶
部から読出したデータの誤りを検出する手段と、主記憶
装置の正常性診断時及び通常動作中にデータの誤りが検
出された場合、故障箇所を含むブロックのバリッドフラ
グを無効化することにより、ブロックへのアクセスを禁
止し。

バリッドフラグの有効な最大ブロックのブロックアドレ
スを書き換える手段と、ブロックレジスタ毎のバリッド
フラグ及びブロックアドレスをデータとして不揮発性メ
モリに格納し、再電源投入時に前記不揮発性メモリから
読出したバリッドフラグ及びブロックアドレスを各ブロ
ックのレジスタへ書込む手段とを有している。

［実施例］次に本発明について図面を参照して説明する。

第２図は１本発明による主記憶装置を含む情報処理シス
テムを示すブロック図である。

本発明による主記憶装置１は、中央処理装置（ＣＰＩ）
　２と、複数のダイレクトメモリアクセス制御装置３と
からアクセスされる。

第１図は本発明の一実施例による主記憶装置１の内部構
造を示すブロック図である。

主記憶装置１は、システムバス４からアクセスコマンド
及びアクセスアドレス１１を受信し、メモリブロック１
８の制御を行なうメモリコントローラ５と、メモリコン
トローラ５からブロックレジスタ制御信号１４により読
出し書き込みができるブロックアドレス及びバリッドフ
ラグを格納するブロックレジスタ６と、メモリコントロ
ーラ５より出力されたアドレス１５とブロックレジスタ
６のブロックアドレスとを比較し、該当するメモリモジ
ュール８を選択するアドレスデコーダ７と。

システムバス４とメモリモジュール８との間においてデ
ータのチエツクをし、誤りを検出したならばメモリコン
トローラ５ヘエラー信号１６を出力するデータチエツク
回路１０と、各ブロックレジスタ６の内容を記憶し、電
源切断後もデータを保持する不揮発性メモリ９とを有す
る。

第１に１本発明による主記憶装置１を含むシステムの初
期化は、以下のように行なわれる。電源投入後、中央処
理装置２は、メモリコントローラ５を介し、全てのブロ
ックレジスタ６のバリッドフラグをセットし、各メモリ
ブロック１８のバリッドフラグをサーチして、主記憶領
域が連続したアドレスとなるように全ブロックレジスタ
６内のブロックアドレスを書込む。

次に、中央処理装置２より、全主記憶領域のメモリモジ
ュール８の書込み、読出しによる診断を行なう。診断中
にデータチエツク回路１ｏによって検証したデータに誤
りが検出された場合、データチエツク回路１０は、メモ
リコントローラ５にメモリエラー信号１６を送出する。

メモリエラー信号１６を受けたメモリコントローラ５は
、システムバス４を介し中央処理装置２ヘデータエラー
の発生を送出する。

一方、データエラーの発生を検出した中央処理装置は、
直ちに主記憶の診断を中断し、メモリコントローラ５を
介してメモリエラーの発生したアドレスに対応するメモ
リブロック１８のバリッドフラグをリセットし、バリッ
ドフラグが有効である。最大ブロックアドレスを持つブ
ロックレジスタ６のブロックアドレスを前記メモリエラ
ーの発生したアドレスに書き換え、当該メモリブロック
の先頭から診断を再開する。

主記憶装置１の診断が終了した後、全メモリブロックの
ブロックレジスタ６のバリッドフラグ及びブロックアド
レスをメモリコントローラ５を介し、中央処理装置ｉ！
２により不揮発性メモリ９に格納する。

第２に２本発明による主記憶装置１を含むシステムにお
いて、初期化後の電源投入によるシステムの起動につい
て説明する。各メモリブロックのレジスタ６は、メモリ
コントローラ５を介し、中央処理装置２によって、前記
不揮発性メモリ９から読出されたバリッドフラグとブロ
ックアドレスが書込まれる。全てのブロックレジスタ６
への書込み終了後、前述の主記憶診断を実施し、同様の
処理を行う。

また１通常動作中にメモリエラーが発生した場合は、前
述したように最大ブロックアドレスをもつメモリブロッ
クのブロックアドレスをメモリエラーの発生したブロッ
クアドレスに書き換え、全ブロックレジスタ６の内容を
不揮発性メモリ９に格納し１次回のシステムの起動時に
、メモリーエラーの発生するメモリブロックを削除する
。

以上の説明を簡単な例題で示す。第３図、第４図は、５
つのメモリブロックで構成された主記憶装置に対する本
発明の詳細な説明するための図である。

電源立ち上げ後、主記憶装置の初期状態は、第３図に示
すように、全てのメモリブロックのバリッドフラグ２１
はセットされ、ブロックアドレス２２は、シーケンシャ
ルに設定されている。

この装置の主記憶診断中あるいは通常動作中に。

メモリブロックｂにおいてメモリーエラーが発生したと
しよう。この場合、前述したブロックレジスタの制御を
行ない、第４図の様に、メモリブロックｂのバリッドフ
ラグが無効化され、メモリブロックｅのブロックアドレ
スにメモリブロックｂと同一のアドレスが書込まれ、４
つのメモリブロックとして不揮発性メモリに記憶され１
次回システム起動時の初期設定となる。

［発明の効果］以上説明したように本発明は、主記憶装置の主記憶領域
を物理的な単位でブロック化し、各メモリブロックに物
理アドレスと対応するブロックアドレスとメモリブロッ
クの有効性を示すバリッドフラグとをメモリブロック情
報としてブロックレジスタ内に有し、メモリブロックか
ら読み出したデータの誤りを検出し、データ誤りの発生
したメモリブロックのバリッドフラグをリセットし、且
つメモリエラーを中央処理装置へ伝達する手段と。

ブロックレジスタのバリッドフラグの有効性を判断し、
中央処理装置によりブロックレジスタのバリッドフラグ
及びブロックアドレスを書き換える手段と、不揮発性メ
モリにブロックレジスタのバリッドフラグとブロックア
ドレスとを書込み、読出しする手段とを有することによ
り、主記憶装置のメモリモジュール診断中及び通常動作
中に検出されたデータの誤りを生じるメモリブロックを
ハードウェアにより自動的に排除するため、システムの
復旧が容易であり、且つ、ｏｓ等で実施する主記憶領域
の縮退と比較し、システムの処理能力を低下させること
なく、メモリ容量低下を最小限にとどめることが可能で
ある。

【図面の簡単な説明】

第１図は第２図の主記憶装置１の内部構成を示すブロッ
ク図、第２図は本発明の一実施例による主記憶装置を用
いたシステムを示すブロック図。第３図は主記憶装置のブロックレジスタ初期状態例を示
す図、第４図は第３図のメモリブロック縮退例を示す図
である。１・・・主記憶装置、２・・・中央処理装置、３・・・
ダイレクトメモリアクセス制御装置、４・・・システム
バス、５・・・メモリコントローラ、６・・・ブロック
レジスタ、７・・・アドレスデコーダ、８・・・メモリ
モジュール、９・・・不揮発性メモリ、１０・・・デー
タチエツク回路、１１・・・システムバスコマンド・ア
ドレス。１２・・・システムバスデータ、１３・・・メモリバス
データ、１４・・・ブロックレジスタ制御信号、１５・
・・物理アドレス、１６・・・メモリエラー信号、１７
・・・メモリモジュール制御信号、１８・・・メモリブ
ロック、１９・・・不揮発性メモリ制御信号、２０・・
・メモリモジュール選択信号、２１・・・バリッドフラ
グ。２２・・・ブロックアドレス。第１図第３図第４図

Claims

【特許請求の範囲】１、中央処理装置に接続された主記憶装置において、物理的に分割された複数のブロックから成る記憶部と。各ブロック毎にブロックアドレスとバリッドフラグとを
格納するレジスタと、不揮発性メモリと、前記中央処理装置から該レジスタ及び前記不揮発性メモ
リの書込み、読出しを行なう手段と、前記記憶部から読
出したデータの誤りを検出する手段と、前記主記憶部ブロックのうち最大のブロックアドレスを
識別する手段とを有し、前記記憶部から読出したデータに誤りが検出された場合
、検出されたブロックのバリッドフラグを無効化し、バ
リッドフラグの有効な最大ブロックレジスタを前記誤り
の発生したブロックのアドレスに書き換え、各ブロック
毎のブロックアドレス及びバリッドフラグの内容を前記
不揮発性メモリに書込み、システムの電源再投入による
起動時に、前記不揮発性メモリよりブロックレジスタ情
報としてバリッドフラグとブロックアドレスを読出し、
各ブロックのレジスタにセットし、主記憶領域の配置を
行ない、故障箇所の存在するメモリブロックを自動的に
排除することを特徴とする主記憶装置。