JPH0332040A - Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 - Google Patents
Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路Info
- Publication number
- JPH0332040A JPH0332040A JP16750889A JP16750889A JPH0332040A JP H0332040 A JPH0332040 A JP H0332040A JP 16750889 A JP16750889 A JP 16750889A JP 16750889 A JP16750889 A JP 16750889A JP H0332040 A JPH0332040 A JP H0332040A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- bare chip
- film
- film circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 5
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011324 bead Substances 0.000 abstract 1
- 239000005001 laminate film Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＬＳＩベアチップ実装方法及びこれを利用した
電子回路に係り、特にパンプレスベアチップをフィルム
回路基材に接続する方法及びその方法を用いた電子回路
に関する。
電子回路に係り、特にパンプレスベアチップをフィルム
回路基材に接続する方法及びその方法を用いた電子回路
に関する。
〈従来の技術〉
近年、多用されているフレキシブル回路基材へのベアチ
ップの接続方法として、大体３種類の方法がある。すな
わち、■ワイヤーボンダ一方式、■ＴＡＢ方式、■フリ
ップチップ方式等がそれである。
ップの接続方法として、大体３種類の方法がある。すな
わち、■ワイヤーボンダ一方式、■ＴＡＢ方式、■フリ
ップチップ方式等がそれである。
ワイヤーボンダ一方式は、パターン配線を施した基板の
上に直接ベアチップをグイボンディングしたあと、ワイ
ヤボンディングを施して、ベアチップおよびボンディン
グワイヤ全体を樹脂で封止する方法である。また、ＴＡ
Ｂ方式とは、フィルム回路基材のインナーリードとバン
プ付ＬＳＩペアチツブのバンプを加熱接続等により接続
したあと、前記フィルム回路基材のアウタリードを回路
基板に接続する方法である。
上に直接ベアチップをグイボンディングしたあと、ワイ
ヤボンディングを施して、ベアチップおよびボンディン
グワイヤ全体を樹脂で封止する方法である。また、ＴＡ
Ｂ方式とは、フィルム回路基材のインナーリードとバン
プ付ＬＳＩペアチツブのバンプを加熱接続等により接続
したあと、前記フィルム回路基材のアウタリードを回路
基板に接続する方法である。
〈発明が解決しようとする課題〉
ところで、上記のワイヤーボンダ一方式では、ワイヤー
として金およびアルミニウム等を必要とすることから、
接続ピッチの微細化に問題がある他、製造工程が複雑に
なるものである。すなわち、ワイヤーボンダ一方式では
、チップと端子間の接続の際において、その構造上接続
１箇所当たりワイヤーの接続は２箇所必要である。また
、従来のワイヤーを使用するウェッジボンダ一方式は回
路基板を回転移動させる必要があるので作業の速度が遅
くなるという問題点があり、しかも大型回路基板、ロー
ル式のフィルム回路では設備上できない問題があった。
として金およびアルミニウム等を必要とすることから、
接続ピッチの微細化に問題がある他、製造工程が複雑に
なるものである。すなわち、ワイヤーボンダ一方式では
、チップと端子間の接続の際において、その構造上接続
１箇所当たりワイヤーの接続は２箇所必要である。また
、従来のワイヤーを使用するウェッジボンダ一方式は回
路基板を回転移動させる必要があるので作業の速度が遅
くなるという問題点があり、しかも大型回路基板、ロー
ル式のフィルム回路では設備上できない問題があった。
また■ＴＡＢ方式では、バンプ工程が必要であることお
よびインナーリードが変形しやすいという問題が残って
いた。さらに、■フリップチップ方式では、やはりバン
ブ工程が必要である。
よびインナーリードが変形しやすいという問題が残って
いた。さらに、■フリップチップ方式では、やはりバン
ブ工程が必要である。
本発明は上記事情に鑑みて創案されたもので、新規な方
法をとることにより、前記した問題点を排除できるＬＳ
Ｉベアチップ実装方法及びその方法を利用した電子回路
を提供することを目的としている。
法をとることにより、前記した問題点を排除できるＬＳ
Ｉベアチップ実装方法及びその方法を利用した電子回路
を提供することを目的としている。
く課題を解決するための手段〉
本発明のＬＳＩベアチップ実装方法は、アルミニウム箔
をラミネートした絶縁フィルムをエツチングにより回路
パターンを作成するとともにＬＳＩ接続部の絶縁材を取
り除くことによりフィルム回路基材を作成し、前記フィ
ルム回路基材にウェッジボンダによりパンプレスベアチ
ップを接続するようにしたことを特徴としている。
をラミネートした絶縁フィルムをエツチングにより回路
パターンを作成するとともにＬＳＩ接続部の絶縁材を取
り除くことによりフィルム回路基材を作成し、前記フィ
ルム回路基材にウェッジボンダによりパンプレスベアチ
ップを接続するようにしたことを特徴としている。
また本発明の電子回路は、アルミニウム箔をラミネート
した絶縁フィルムをエツチングにより回路パターンを作
成するとともにＬＳＩ接続部の絶縁材を取り除くことに
より開口部を形成したフィルム回路基材と、フィルム回
路基材に接続したパンプレスベアチップと、パンプレス
ベアチップ上を覆うモールド部とを具備した電子回路で
あって、前記開口部においてＬＳＩベアチップの端子パ
ッドをフィルム回路基材のアルもリードに接続したこと
を特徴としている。
した絶縁フィルムをエツチングにより回路パターンを作
成するとともにＬＳＩ接続部の絶縁材を取り除くことに
より開口部を形成したフィルム回路基材と、フィルム回
路基材に接続したパンプレスベアチップと、パンプレス
ベアチップ上を覆うモールド部とを具備した電子回路で
あって、前記開口部においてＬＳＩベアチップの端子パ
ッドをフィルム回路基材のアルもリードに接続したこと
を特徴としている。
〈実施例〉
以下、図面を参照して本発明に係る一実施例を説明する
。第１図は本発明方法によるＬＳＩベアチップを実装し
た場合の断面図、第２図はフィルム回路基材の平面図で
ある。
。第１図は本発明方法によるＬＳＩベアチップを実装し
た場合の断面図、第２図はフィルム回路基材の平面図で
ある。
１０は絶縁フィルム、１１は絶縁フィルム１０の開口部
、２０は絶縁フイルム回路上を被覆するアルξり一ドパ
ターン、３０はＬＳＩ ベアチップ、３１はＬＳＩ ベ
アチップ３０のパッド部である。なお４０は前記ＬＳＩ
ベアチップ３０上を覆うモールド部である。５０はウェ
ッジボンダのヘッドを示している。
、２０は絶縁フイルム回路上を被覆するアルξり一ドパ
ターン、３０はＬＳＩ ベアチップ、３１はＬＳＩ ベ
アチップ３０のパッド部である。なお４０は前記ＬＳＩ
ベアチップ３０上を覆うモールド部である。５０はウェ
ッジボンダのヘッドを示している。
以下、本考案に係るＬＳＩベアチップ実装方法について
詳細に説明する。
詳細に説明する。
■絶縁フイルム回路上にアルミニウムを被覆し、絶縁材
ラミネートフィルムを作成する。
ラミネートフィルムを作成する。
■前記ラミネートフィルムをフォ゛トシステム等により
アルミリードパターンを形成する。
アルミリードパターンを形成する。
■絶縁フィルム１０のＬＳＩ端子周辺の除去する部分以
外の領域をレジストによりマスキングし、エツチング法
でもって除去することにより、開口部１１を形成する（
ただしエツチング法以外にレーザー照射及び熱風により
絶縁材の開口部を設けてもよい）。
外の領域をレジストによりマスキングし、エツチング法
でもって除去することにより、開口部１１を形成する（
ただしエツチング法以外にレーザー照射及び熱風により
絶縁材の開口部を設けてもよい）。
この場合、絶縁フィルム１０の開口部１１は第２図に図
示するように、ＬＳＩの中央部は残し、アウタリード先
端を接続したパターンにしてお（ことによりアルミニウ
ムのインナーリードは変形しにくいという効果がある。
示するように、ＬＳＩの中央部は残し、アウタリード先
端を接続したパターンにしてお（ことによりアルミニウ
ムのインナーリードは変形しにくいという効果がある。
以上の工程によりフィルム回路基材が作成される。
■前記フィルム回路基材を予め位置決めし、ＬＳＩベア
チップのパッド３１をアルミリードパターン２０に位置
決めする。またウェッジボンダのヘッド５０をスタート
位置に設定する。
チップのパッド３１をアルミリードパターン２０に位置
決めする。またウェッジボンダのヘッド５０をスタート
位置に設定する。
■前記工程の後、ウェッジボンダヘッド５０を開口部１
１に挿入し、アルミリードパターン２０とチップのパッ
ド３１を順次接続してゆく。
１に挿入し、アルミリードパターン２０とチップのパッ
ド３１を順次接続してゆく。
■以上の工程を経た後、ＬＳＩベアチップ全体を樹脂で
もってモールドし、モールド部４０を形成する。
もってモールドし、モールド部４０を形成する。
〈発明の効果〉
本発明のＬＳＩベアチップ実装方法は、アルミニウム箔
をラミネートした絶縁フィルムをエツチングにより回路
パターンを作成するとともにＬＳＩ接続部の絶縁材を取
り除くことによりフィルム回路基材を作成し、前記フィ
ルム回路基材にウェッジボンダによりパンプレスベアチ
ップを接続するようにしたものであるので、従来方式に
おいて必要であったバンブ工程が必要でなくなる。また
、本願発明の方式であれば、接続箇所が１箇所ですみし
かもアルミリードパターンを直接ＬＳＩベアチップのパ
ッドに接続するので、ワイヤーが不要になるため、従来
のワイヤー使用のウェッジボンダー及びワイヤーボンダ
一方式に比較して接続の速度が１／２以下になり、それ
だけ作業の効率が向上する。
をラミネートした絶縁フィルムをエツチングにより回路
パターンを作成するとともにＬＳＩ接続部の絶縁材を取
り除くことによりフィルム回路基材を作成し、前記フィ
ルム回路基材にウェッジボンダによりパンプレスベアチ
ップを接続するようにしたものであるので、従来方式に
おいて必要であったバンブ工程が必要でなくなる。また
、本願発明の方式であれば、接続箇所が１箇所ですみし
かもアルミリードパターンを直接ＬＳＩベアチップのパ
ッドに接続するので、ワイヤーが不要になるため、従来
のワイヤー使用のウェッジボンダー及びワイヤーボンダ
一方式に比較して接続の速度が１／２以下になり、それ
だけ作業の効率が向上する。
第１図は本発明方法によるＬＳＶベアチップを実装した
場合の断面図、第２図はフィルム回路基材の平面図であ
る。 １０・・ ・絶縁フィルム ２０・・・アルごリードパターン ３０・・・ＬＳＩベアチップ ４０・・・モールド部 ５０・・・ウェッジボンダヘッド
場合の断面図、第２図はフィルム回路基材の平面図であ
る。 １０・・ ・絶縁フィルム ２０・・・アルごリードパターン ３０・・・ＬＳＩベアチップ ４０・・・モールド部 ５０・・・ウェッジボンダヘッド
Claims (2)
- （１）アルミニウム箔をラミネートした絶縁フィルムを
エッチングにより回路パターンを作成するとともにＬＳ
Ｉ接続部の絶縁材を取り除くことによりフィルム回路基
材を作成し、前記フィルム回路基材にウェッジボンダに
よりパンプレスベアチップを接続するようにしたことを
特徴とするＬＳＩベアチップ実装方法。 - （２）アルミニウム箔をラミネートした絶縁フィルムを
エッチングにより回路パターンを作成するとともにＬＳ
Ｉ接続部の絶縁材を取り除くことにより開口部を形成し
たフィルム回路基材と、フィルム回路基材に接続したパ
ンプレスベアチップと、パンプレスベアチップ上を覆う
モールド部とを具備した電子回路であって、前記開口部
においてＬＳＩベアチップの端子パッドをフィルム回路
基材のアルミリードに接続したことを特徴とする電子回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750889A JPH0332040A (ja) | 1989-06-29 | 1989-06-29 | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750889A JPH0332040A (ja) | 1989-06-29 | 1989-06-29 | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332040A true JPH0332040A (ja) | 1991-02-12 |
Family
ID=15850982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16750889A Pending JPH0332040A (ja) | 1989-06-29 | 1989-06-29 | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332040A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316204A (en) * | 1991-11-08 | 1994-05-31 | Matsushita Electric Industrial Co., Ltd. | Method for bonding lead with electrode of electronic device |
| US5602419A (en) * | 1993-12-16 | 1997-02-11 | Nec Corporation | Chip carrier semiconductor device assembly |
| JP2011258818A (ja) * | 2010-06-10 | 2011-12-22 | Ibiden Co Ltd | プリント配線板、電子デバイス、及びプリント配線板の製造方法 |
-
1989
- 1989-06-29 JP JP16750889A patent/JPH0332040A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316204A (en) * | 1991-11-08 | 1994-05-31 | Matsushita Electric Industrial Co., Ltd. | Method for bonding lead with electrode of electronic device |
| US5602419A (en) * | 1993-12-16 | 1997-02-11 | Nec Corporation | Chip carrier semiconductor device assembly |
| US5834338A (en) * | 1993-12-16 | 1998-11-10 | Nec Corporation | Chip carrier semiconductor device assembly and a method for forming the same |
| JP2011258818A (ja) * | 2010-06-10 | 2011-12-22 | Ibiden Co Ltd | プリント配線板、電子デバイス、及びプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8604348B2 (en) | Method of making a connection component with posts and pads | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| WO2006004672A1 (en) | Components with posts and pads | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JPH0332040A (ja) | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 | |
| JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP2840166B2 (ja) | 半導体装置 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JP3374296B2 (ja) | 多層リードフレームの製造方法 | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JP3563846B2 (ja) | Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法 | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JPH04179135A (ja) | 半導体装置の製造方法およびそれに用いるテープキャリヤー | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ |