JPH03295472A - オーディオ信号のピークホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ピークホールド回路に関し、詳しくは、あ
る一定期間における入力信号のピーク電圧値を保持する
ピークホールド回路において、これをリセットした時の
タイミングと入力信号との関係でピークホールド用コン
デンサに不要な電荷がチャージされるような誤動作を防
止し、リセットのタイミングを自由に設定することがで
きるようなピークホールド回路に関する。

［従来の技術］ 従来、■Ｃ化に適したピークホールド回路の一例として
、第３図に示すような回路を挙げることができる。

第３図は、入力段に設けられた差動アンプ１０とこの出
力を受け、ピークホールド用のコンデンサ１２を負荷と
するエミッタフォロアの出力用トランジスタ１１とから
なるピークホールド回路であって、トランジスタ１１の
エミッタ出力（その出力端子１１ａ）側を差動アンプ１
０の逆相側に全帰還している。そして、リセット期間中
のコンデンサ１２の放電路がその両端子にコレクタとエ
ミッタとが接続されたリセット用のスイッチングトラン
ジスタ１３により形成され、リセット回路がこのトラン
ジスタ１３とこれをを“０Ｎ１０ＦＦ”させるスイッチ
回路１４とにより設けられている。コンデンサ１２のピ
ークホールド電圧は、バッファアンプ（ＢＦ）１５を介
して取出される。

なお、コンデンサ１２の出力側に対して反対側の端子と
トランジスタ１３のエミッタとは、ともにバイアスライ
ン１９に接続されていて、その電圧Ｖ　ＲＥＦがリセッ
トの際のコンデンサ１２の初期電圧値になる。

なお、ここでは、差動アンプ１０の電流源１０ｂの基京
側の端子が接地電位となっているので、バイアスライン
１９の電圧Ｖ　ＲＥＦは、これより２Ｖｆ（ただし、Ｉ
Ｖｆは、トランジスタの順方向時ド電圧）高い電圧とす
る。

この種のピークホールド回路は、トランジスタ１３を“
ＯＦＦ”状態にして差動アンプ１０の入力端子１０ａに
入力信号を受け、ある一定期間後にリセット信号により
コンデンサ１２の電圧を放電させて、リセット信号まで
の一定期間の入力信号の電圧レベルのピーク値をリセッ
ト信号手前のタイミングでコンデンサ１２からバッファ
アンプ１５を介して取出す。その後、リセット信号によ
りスイッチ回路１４を“ＯＮ”させ、これによりトラン
ジスタ１３を“ＯＮ″させてコンデンサ１２に記憶した
電圧値をディスチャージさせ、その電圧を初期値Ｖ　Ｒ
ＥＦに設定する。次にスイッチ回路Ｊ４を“ＯＦＦ”さ
せることでリセットを解除し、再び初期電圧からピーク
ホールドを開始する。

［解決しようとする課題］ しかし、前記のような回路にあっては、第２図に示すよ
うに、リセット信号１７（同図（ｂ）参照）が発生し、
このとき入力信号１６（同図（ａ）参照）がバイアスラ
イン１９の電圧Ｖ　ＲＥＦより低いときには、差動アン
プ１０のトランジスタＱｌ側が“ＯＦＦ”し、トランジ
スタＱ２側が“ＯＮ”しているので、コンデンサ１２の
ホールド電圧は、電圧Ｖ　ＲＥＦはぼ一致し、入力信号
１６が電圧ＶＲＥＦを越え、トランジスタ１３のＯＮ抵
抗により生じる電位＋ＩＶｓａｔ分より高くなったとき
には、コンデンサ１２の出力１１ａ側の電位は、強制的
にバイアスライン１９の電圧Ｖ　ＲＥＦから電位＋ＩＶ
ｓａｔ分だけ高い電圧に固定される。

その結果、リセット期間において、入力信号が＋方向の
電圧状態にあるときにはコンデンサ１２の電圧は、＋Ｉ
Ｖｓａｔ分だけ高い電位に固定されてピークホールドさ
れている。このときには、差動アンプ１０は、入力信号
に対して不平衡状態となり、この不平衡状態のときには
トランジスタ１３による吸込み電流１がリセットにより
そのベース入力側の電流ＩＩＮのほぼβ倍の電流（βは
トランジスタＩ３の電流増幅率）となっている。

この電流値は、通常、ピークホールド回路の能カー杯の
値となるので、この状態でリセットが解除され、トラン
ジスタ１３が“ＯＦＦ”すると、流れていた吸込み電流
Ｉにより帰還系の動作が安定する前にコンデンサ１２に
不要な電荷がチャージされてしまう。すなわち、第４図
に示すように、リセットが解除され、リセット信号１７
がＨＩＧＨレベルからＬＯＷレベルに立下がったタイミ
ングでオーバシュート１８が発生してピークを保持する
コンデンサ１２の電圧レベルが正しい値を保持しなくな
る。

この発明は、このような従来技術の問題点を解決するも
のであって、リセットタイミングにかかわらずピークホ
ールド用コンデンサに正確な電圧値を保持することがで
きるピークホールド回路を提供することを目的とする。

［課題を解決するための手段コ このような目的を達成するためのこの発明のピークホー
ルド回路の構成は、入力段に差動アンプを汀し、出力側
の負荷としてピークホールド用のコンデンサが設けられ
、出力側の電圧がこの出力と逆相の前記差動アンプの入
力側に全帰還されるピークホールド回路において、コン
デンサの両端子に定電流の放電回路を接続し、この放電
回路をリセット信号に応じてリセット期間の間動作させ
るものである。

［作用］ このように、リセット状態のときに定電流回路により決
定される一定電流を流してピークホールド用のコンデン
サの電荷をこれに応じて放電させるようにしているので
、リセット状態のときに入力信号があってもこの入力信
号に対してピークホールド回路が動作するときには、通
常のボルテージフォロアとなり、入力側の差動アンプが
不平衡状態になることはないので、リセット中において
入力信号に対して動作しているときにも入力信号に追従
する出力をピークホールド用のコンデンサ側に発生させ
ることができる。したがって、リセットが解除されたと
きには、その電圧からピークホールドを開始できる。

その結果、リセットが解除されても入力信号の変化に対
して途切れることなくピークホールドができ、かつ、リ
セット期間中にアンプ側の能カー杯に電流が流れること
がなく、また、不平衡状態とならないために、リセット
が解除されたタイミングでオーバシュートが発生しない
。

そこで、ピークホールド用コンデンサに不要な電荷がチ
ャージされる誤動作が防止でき、しかも、リセットのタ
イミングを自由に設定できる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用したピークホールド回路のブ
ロック図であり、第２図は、そのリセット動作を説明す
るためのタイミングチャートである。なお、第１図に示
す回路と同等なものは、同一の符号で示す。

第１図において、１は、リセット回路であって、リセッ
ト回路１は、電流ミラー接続された第１及び第２のトラ
ンジスタＱ３．Ｑ４と、トランジスタＱ４のコレクタに
スイッチ回路２を介して接続された定電流回路３（その
電流値Ｉ）とからなり、トランジスタＱ４は、ダイオー
ド接続され、そのエミッタがバイアスライン１９に接続
されている。

また、定電流回路３の他の端子は、バイアスライン１９
より高い電圧のバイアスライン４に接続されている。そ
こで、スイッチ回路２が“ＯＮ”したときには定電流回
路３の電流■がトランジスタＱ４に供給される。

トランジスタＱ３は、コンデンサ１２の出力（出力端子
１１ａ）側にそのコレクタが接続され、バイアスライン
１９側にそのエミッタが接続されていて、第３図に示す
トランジスタ１３と同様にコンデンサ１２に対して放電
路を形成するトランジスタであるが、放電の際にそこに
流れる電流が従来の場合と相違する。

すなわち、トランジスタＱ４は、スイッチ回路２がリセ
ット信号１７を受けて“ＯＮ”したときに定電流回路３
からの電流Ｉと同じ電流値をトランジスタＱ３のコレク
ターエミッタ間に流し、トランジスタＱ３に定電流１分
の吸込みを動作をさせる制御をする。その結果、第２図
（ａ）の実線と点線で示すような入力信号１６が加えら
れ、第２図の（ｂ）で示すタイミングでリセット信号１
７が発生したとすれば、そのＨＩＧＨレベルの期間にス
イッチ回路２が“ＯＮ”動作し、これによりトランジス
タＱ４が“ＯＮ”状態となってトランジスタＱ３に吸込
み電流Ｉが流れ、出力端子１１ａ側とコンデンサ１２に
充電された電荷による電流とが電流Ｉとしてバイアスラ
イン１９に流込み、放電が行われる。

このときコンデンサ１２の電圧は、電流Ｉとともに低下
し、入力信号１６がバイアスライン１９の電圧ＶＲＥＦ
以下となっている期間の間は、従来と同様に差動アンプ
１０のトランジスタＱ２側が“ＯＮ”しているので、コ
ンデンサ１２が保持する電圧５は、リセット信号１７の
立上がりに対応してバイアスライン１９の電圧Ｖ　ＲＥ
Ｆに維持される。そして、入力信号１６が電圧ＶＲＥＦ
を越えると、ピークホールド回路１は、トランジスタＱ
３が負荷に挿入されたボルテージ・フォロアとして動作
し、入力信号１６の電圧に追従する。さらに、入力信号
１６の電圧が上がると、ピークホールド回路１は、定電
流Ｉの電流源を負荷とするボルテージフォロアとなって
動作するため、コンデンサ１２のホールド電圧５は、こ
のときにも入力信号１６の電圧に追従して第２図（ａ）
のごとくなる。

このようにコンデンサ１２の電圧５が入力信号に追従す
る状態でリセットが解除され、リセット信号１７がＬＯ
Ｗレベルになると、トランジスタＱ４が“ＯＦＦ”し、
トランジスタＱ３が“ＯＦＦ″するので、そのままピー
クホールド回路１はピークホールド動作に復帰する。

このように、ピークホールド回路１は、リセットが解除
され、リセット信号１７が立下がったタイミングで本来
のピークホールド動作に戻るので、第２図に示すように
、リセットが解除されても連続的にピークホールド状態
に移る。したがって、従来のようなオーバシュートが発
生しない。

なお、入力信号１６が負側にあるときにリセットが解除
されるときには、コンデンサ１２の電圧がバイアスライ
ン１９の電圧になっているので、オーバシュートのよう
な問題は生じない。

この第２図に示すタイミングチャートから理解できるよ
うに、リセット信号１７のリセットタイミングに影響を
受けることな（、リセットが解除された時点でコンデン
サ１２は、入力信号に応答してピークホールドを行うこ
とができる。その結果、リセット信号の“０Ｎ１０ＦＦ
”のタイミングに関係なく、また、レベルを誤って保持
することもほとんど牛しない。

この種のピークボールド回路は、特に、ＩＣ化に適して
いて、例えば、オーディオ回路のスペクトルアナライザ
におけるフィルタの後に配置されるピークホールド回路
に用いることができる。

ところで、実施例では、電源か＋Ｖｅｅの場合の回路を
示しているが、これは、負電源の場合であってもよく、
この場合にはトランジスタの形がＰ型とＮ型と逆転して
もよい。したがって、ピークホールド用コンデンザに接
続されるリセット回路のトランジスタにおけるフレフタ
とエミッタとは相対的なものである。

また、実施例では、トランジスタＱ３に電流ミラー接続
されるトランジスタＱ４は、ダイオード接続されている
が、必ずしもダイオード接続されるものに限定されるも
のではなく、チャージ用コンデンザの両端子に接続され
、リセット信号に応じて定電流が流せる回路であればよ
い。

また、バイアスライン１９の電圧を実施例では、差動ア
ンプ１０の電流源の基準電位より２Ｖｆ高くしているが
、これは、設計に応じて決定されるものであって、発明
の要件ではない。

［発明の効果コ 以上の通り、この発明にあっては、リセット状態のとき
に定電流回路により決定される−・定電流を流してピー
クホールド用のコンデンサの電荷をこれに応じて放電さ
せるようにしているので、リセット状態のときに入力信
号があってもこの入力（ハリに対してピークボールド回
路が動作するときには、通常のボルテージフォロアとな
り、入力側〕差動アンプが不平衡状態になることはない
ので、リセット中において入力信号に対して動作してい
るときにも入力信号に追従する出力をピークホールド用
のコンデンサ側に発生させることができる。

したがって、リセットが解除されたときには、その電圧
からピークホールドを開始できる。

その結果、リセットが解除されても入力信号の変化に対
して途切れることなくピークホールドができ、かつ、リ
セット期間中にアンプ側の能力−・杯に電流が流れるこ
とがなく、また、不平衡状態とならないために、リセッ
トが解除されたタイミングでオーバシュートが発生しな
い。

【図面の簡単な説明】

第１図は、この発明を適用したピークボールド回路のブ
ロック図、第２図は、そのリセット動作を説明するため
のタイミングチャート、第３図は、従来のピークホール
ド回路のブロック図、第４図は、そのリセット動作を説
明するためのタイミングチャートである。 １・・・ピークホールド回路、２．１４・・・スイ、ソ
チ回路、３・・・定電流回路、４．１９・・・バイアス
ライン、５・・・ホールド電圧、１０・・・差動アンプ
、１１・・・出力用トランジスタ、１２・・・コンデン
サ、１３・・・スイッチトランジスタ、 １５・・・バッファアンプ。

Claims (1)

【特許請求の範囲】
1. （１）入力段に差動アンプを有し、出力側の負荷として
   ピークホールド用のコンデンサが設けられ、前記出力側
   の電圧がこの出力と逆相の前記差動アンプの入力側に全
   帰還されるピークホールド回路において、前記コンデン
   サの両端子に定電流の放電回路を接続し、この放電回路
   をリセット信号に応じてリセット期間の間動作させるこ
   とを特徴とするピークホールド回路。