JPH03274874A - 画像表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一つの画像を複数の画面に分割して表示する
画像表示制御装置に関する。

従来の技術 近年映像機器やＯＡ機器に液晶やＣＲＴを代表例とする
画像表示装置が多用されている。その際、たとえば液晶
では画像を明るく表示するためとか、あるいはＣＲＴで
は奥行きを薄くするために一つの画像を複数の画面に分
割することが行われている。

以下にこのような目的に用いられる従来の画像表示制御
装置について図を用いて説明する。

第２図は従来の画像表示制御装置のブロック図で、２１
はタイミング発生器、２２は外部データ制御装置であり
、表示アドレス数レジスタ２３には１画面分の表示アド
レス数を、第１画面表示開始アドレスレジスタ２４には
第１画面表示開始アドレスをデータとして与える。２５
は表示アドレス数カウンタである。第１画面表示アドレ
スカウンタ２６は第１Ｗｉ面表示開始アドレスレジスタ
２４に格納されている第１画面表示開始アドレスデータ
を受けて、そこからカウントを開始する。第１画面の次
の画面である第２画面のために、第２Ｗｉ面表示アドレ
スカウンタ２７は第２画面表示開始アドレスレジスタ２
８に格納されている第２画面表示開始アドレスデータを
受けて、そこからカウントを開始する。表示装置として
第１画面表示装置２９と第２画面表示装置３０を有する
。

以上のような構成要素からなる従来の画像表示ｆｉ！Ｉ
御装置について以下その動作を説明する。

まず外部データ制御装置２２から表示アドレス数レジス
タ２３と第１画面表示開始アドレスレジスタ２４にアド
レスデータが与えられる。表示アドレス数カウンタ２５
はタイミング発生器２１より発生するクロックに同期し
てカウントを行い、表示アドレス数レジスタ２３の値と
等しくなるとリセットされ、データロード信号３１が出
力される。前記データロード信号３１により第１画面表
示開始アドレスレジスタ２４から第１画面表示アドレス
カウンタ２６に、第１画面表示アドレスカウンタ２６か
ら第２画面表示開始アドレスレジスタ２８に、また第２
画面表示開始アドレスレジスタ２８から第２画面表示ア
ドレスカウンタ２７にそれぞれデータが格納される。上
記第２画面表示開始アドレスレジスタ２８に格納する第
１画面表示アドレスカウンタ２６の値は第１画面表示開
始アドレスから一画面分の表示アドレス数だけカウント
したものであり次式を満足する。

第１画面表示アドレスカウンタ ＝第１画面表示開始アドレス＋表示アドレス数＝第１画
面表示終了アドレス＋１カウントまた、第２画面表示開
始アドレスは第１画面表示終了アドレスから１カウント
進んだアドレスであるため、正しいアドレスが第１画面
表示アドレスカウンタ２６から第２画面表示開始アドレ
スレジスタ２８に格納される。

第１画面表示装置２９と第２画面表示装置３０は、それ
ぞれ第１画面表示アドレスカウンタ２６と第２画面表示
アドレスカウンタ２７に従って表示を行う。

発明が解決しようとする課題 しかしながら上記従来の構成ではカウンタやレジスタが
多く回路が複雑になるという課題を有していた。

本発明は上記従来の課題を解決するもので簡易な構成で
第２画面以降の表示開始アドレスを演算し記憶すること
のできる画像表示制御装置を提供することを目的とする
。

課題を解決するための手段 この目的を達成するために本発明の画像表示制御装置は
表示開始アドレスを記憶する表示開始アドレスレジスタ
と、前記表示開始アドレスレジスタの値を一時記憶する
初画面表示アドレスレジスタと、前画面の表示アドレス
レジスタの最終値に加算した値を次画面の表示開始アド
レスとして一時記憶する次画面表示アドレスレジスタと
、前記各画面表示アドレスレジスタのそれぞれの値に加
算し、それぞれの値を更新する加算器と、前記各画面の
それぞれのアドレスの最終値設定手段とを有する構成と
なっている。

作用 本発明は上記の構成によって従来の画像表示制御装置で
必要であった各画面ごとのアドレスカウンタと次画面用
表示開始アドレスレジスタを不用にし回路構成を簡単に
することができる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例における画像表示制御装置の
ブロック図を示す。図において１はタイミング発生器、
２は外部データ制御装置であり表示アドレス数レジスタ
３には一画面分の表示アドレス数より１だけ少ない値を
、第１画面表示開始アドレスレジスタ４には第１画面表
示開始アドレスデータを与える。５は表示アドレス数カ
ウンタである。初画面である第１画面用の第１画面表示
アドレスレジスタ６は第１画面表示開始アドレスレジス
タ４に格納されている第１画面表示開始アドレスを一時
記憶したのち、＋１加算器７により順次アドレスを加算
する。第１画面の次画面である第２画面のために、第２
画面表示アドレスレジスタ８は第１画面の最終表示アド
レスを第１画面表示アドレスレジスタ６が格納している
とき、＋１加算器７を通し第２ｉ１面表示開始アドレス
として−時記憶したのち、＋１加算器７により順次アド
レスを加算する。表示装置としてたとえば上、下に密接
して配置した第１画面表示装置９と第２画面表示装置１
０を有する。また前記タイミング発生装置１と表示アド
レス数レジスタ３と表示アドレス数カウンタ５でアドレ
スの最終値設定手段を形成している。

以上のように構成された本発明の一実施例の画像表示制
御装置について、以下その動作を説明する。

まず外部データ制御装置２から表示アドレス数レジスタ
３と第１画面表示開始アドレスレジスタ４にアドレスデ
ータが与えられる。表示アドレス数カウンタ５はタイミ
ング発生器１により発生するクロックに同期してカウン
トを行い、表示アドレス数レジスタ３の値と等しくなる
とリセットされ、データロード信号１１が出力される。

上記データロード信号１１により第１画面表示開始アド
レスレジスタ４から第１画面表示アドレスレジスタ６に
、第１画面表示アドレスレジスタ６がら＋１加算器７を
通し前画面である第１画面表示アドレスレジスタ６の値
を加算した値が次画面である第２画面表示アドレスレジ
スタ８にとそれぞれのデータが格納される。上記第２画
面表示アドレスレジスタ８に格納するため、加算器７を
通る前の第１画面表示アドレスレジスタの値は第１ｉ１
面表示開始アドレスから一画面の表示アドレス数だけカ
ウント（加算〉したものであり次式を満足する。

第１画面表示アドレスレジスタの値 ＝第１画面表示開始アドレス＋表示アドレス数−１−第
１画面表示終了アドレス また、第２Ｗ１面表示開始アドレスは第１画面表示終了
アドレスから１カウント進んだアドレスであるため正し
い第２画面表示開始アドレスが第１画面表示アドレスレ
ジスタ６から＋１加算器７を通し第２画面表示アドレス
レジスタ８に格納できる。

第１画面表示装置９と第２画面表示装置１０は、それぞ
れ第１画面表示アドレスレジスタ６と第２画面表示アド
レスレジスタ８に従って表示を行う。

以上のように本実施例によれば、第１画面の終了時に第
１画面表示アドレスレジスタ６の値を＋１加算器７によ
り加算するとともに第２画面表示開始アドレスとして第
２画面表示アドレスレジスタ８に格納できるため、各画
面ごとのアドレスカウンタと第２画面表示開始レジスタ
を不用とし画像表示制御装置の構成を簡単にすることが
できる。

なお、以上は一つの画像を２画面に分割する例で示した
が画面表示アドレスレジスタを追加していけば分割数を
増やすことができるもので、たとえば画像を３分割する
とき、第１画面表示開始アドレスから第２画面表示開始
アドレスを求めたと同様に、第２画面表示開始アドレス
から第３画面表示開始アドレスを求めることもできるも
のである。

なお、この一実施例では、画面表示アドレスデータの処
理についてのみ説明したもので、各アドレスにおける画
像信号については従来と同し方法で処理すればよいもの
である。

また、実施例ではそれぞれ単独のブロックをもったハー
ドウェアとして表現しているが、マイクロコンピュータ
のソフトウェアの上で実現してもさしつかえない。

発明の効果 本発明は以上述べたように表示アドレスレジスタと加算
器によるカウント（加算）結果から次の画面の表示開始
アドレスを決定することで各画面のためのアドレスカウ
ンタと次画面表示開始アドレスレジスタが不用となり、
画像表示制御装置の回路構成を簡単にすることができる
有用なものである。

【図面の簡単な説明】

第１図は本発明の一実施例の画像表示制御装置のブロッ
ク図、第２図は従来例の画像制御装置のブロック図であ
る。 １・・・・・・タイミング発生器、２・・・・・・外部
データ制御装置、３・・・・・・表示アドレス数レジス
タ、４・・・・・・第１画面表示開始アドレスレジスタ
、５・・・・・・表示アドレス数カウンタ、６・・・・
・・第１画面表紙アドレスレジスタ、７・・・・・・＋
１加算器、８・・・・・・第２画面表示アドレスレジス
タ、９・・・・・・第１画面表示装置、１０・・・・・
・第２画面表示装置。

Claims (1)

【特許請求の範囲】
1. 一つの画像を複数の画面に分割して表示する画像表示制
   御装置において、表示開始アドレスを記憶する表示開始
   アドレスレジスタと、前記表示開始アドレスレジスタの
   値を一時記憶する初画面表示アドレスレジスタと、前画
   面の表示アドレスレジスタの最終値に加算した値を次画
   面の表示開始アドレスとして一時記憶する値を次画面表
   示アドレスレジスタと、前記各画面表示アドレスレジス
   タのそれぞれの値に加算し、それぞれの値を更新する加
   算器と、前記各画面のそれぞれのアドレスの最終値設定
   手段とを有する画像表示制御装置。