[go: up one dir, main page]

JPH03259552A - 半導体チップの封止構造 - Google Patents

半導体チップの封止構造

Info

Publication number
JPH03259552A
JPH03259552A JP2058899A JP5889990A JPH03259552A JP H03259552 A JPH03259552 A JP H03259552A JP 2058899 A JP2058899 A JP 2058899A JP 5889990 A JP5889990 A JP 5889990A JP H03259552 A JPH03259552 A JP H03259552A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
printed wiring
sealing cover
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2058899A
Other languages
English (en)
Inventor
Kenichiro Tsubone
坪根　健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2058899A priority Critical patent/JPH03259552A/ja
Publication of JPH03259552A publication Critical patent/JPH03259552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要） プリント配線板に実装する半導体チップの封止構造に関
し、 電磁的遮蔽が行え、低コスト、高信頼を具えた封止構造
を提供することを目的とし、 プリント配線板に半導体チップを搭載固定し、ワイヤボ
ンディングを行った部分に、絶縁材をカップ状に成形し
た密封カバーを被せ、縁部をプリント配線板表面に接着
させて、半導体チップ及びその接続部分を封止させるよ
うに構成させたり、全表面に接地接続させる金属層を形
成させた密封カバーを用いて構成する。
〔産業上の利用分野］ 本発明は、プリント配線板に実装する半導体チップの封
止構造に関する。
半導体チップは、裸のまま外気に長時間触らすことによ
り、表面が酸化し特性劣化を来たす。
この劣化を防止するために完全な密封状態にて使用する
必要がある。
ドして封止する構造である。
［従来の技術］ 第３図（ａ）に従来の半導体チップの封止構造の気密パ
ッケージ型、同図（ｂ）に同樹脂封止型、同図（Ｃ）に
同モールド封止型を示す。
従来例の半導体チップの封止構造は、第３図の（ａ）〜
（Ｃ）にその概略構造を示す如くである。
図（ａ）は気密パッケージ型で、半導体チップ４が固着
され、配線接続して実装したプリント配線板１５を、一
般に金属筐体の気密性を備えた密封パッケージ７の中に
格納して、内部全体を気密封止する構造である。
図（ｂ）は樹脂封止型で、プリント配線板１６上に半導
体チップ４を固着し配線接続した後、その部分或いは全
実装面に樹脂材６を被着させて樹脂封止する構造である
。
図（Ｃ）はモールド封止型で、半導体チップ４を実装し
たプリント配線ｖｉ１７又は端子フレームの、外部接続
端子を露出させた状態に全体を樹脂モール［発明が解決
しようとする課題］ しかしながら、 ■　図（ａ）の気密パッケージ型は、気密パンケージ７
のコストが高く、封止も内部空気を不活性ガスに置換す
る必要がある。
■　図中）及び図（Ｃ）の型は、半導体チップ４とプリ
ント配線板１６．１７とを接続している接続ワイヤ８に
樹脂材６が直接に触れているために、温度変化に伴う樹
脂材６の膨張・収縮応力が接続ワイヤ８に作用し、接続
部の信頼性に悪影響（接続抵抗増加、断線等）を及ぼす
恐れがある。
■　更に、このままでは外界との電磁遮蔽を実現するこ
とが難しく、別に遮蔽構造を設ける必要がある。
等の問題点がある。
本発明は、かかる問題点に鑑みて、電磁的遮蔽が行え、
低コスト、高信頼を具えた半導体チップの封止構造を提
供することを目的とする。
〔課題を解決するための手段〕
上記目的は、第１図の原理構成図に示す如く、〔１］プ
リント配線板ｌに半導体チップ４を搭載固定し、ワイヤ
ボンディングを行ったものに、絶縁材をカップ状に底形
した密封カバー５を被せ、縁部５１をプリント配線板１
表面に接着させて、半導体チップ４及びその接続部分を
封止させる、本発明の半導体チップの封止構造により達
成される。
〔２］又、密封カバー５の全表面及び少なくとも近傍の
プリント配線板１の外面にまで、樹脂材６を被着させて
樹脂封止する、前記１１１項記載の封止構造による、本
第二発明の半導体チップの封止構造によっても達成され
る。
〔３〕更に、プリント配線板ｌの接地パターン２と接続
させる、金属層５２を全表面に形成させた密封カバー５
５を用いる、前記［１１項記載の封止構造による、本第
三発明の半導体チップの封止構造によっても達成される
。
〔作　用］ 即ち、プリント配線板１上の半導体チップ４及びその接
続ワイヤ８による接続部分は、密封カッ＼−５，５５に
より中空に覆われて密封されるので、温度変化に対して
も樹脂材６の膨張・収縮応力が直接接続部に作用するこ
とはなく、高信頼性が維持される。
尚内部は不活性ガスに置換して封止られるので、半導体
チップ４の特性劣化を起こすことはない。
密封カバー５．５５は、絶縁材の例えば、ガラス材、セ
ラミック材、樹脂材等を用い、半導体チップ４とその周
囲のワイヤボンディング部分を覆う大きさのカップ形状
であり、お椀形、半球形、コツプ形等自由な形でよく、
量産可能な低コスト品で得られ、高価な気密パッケージ
は要らない。
又、この密封カバー５５は、全表面に無電解鍍金や蒸着
、スパッタリング等により電磁遮蔽用の金属層５２を形
成させてあり、プリント配線板１の接地パターン２と直
接に半田付は或いは配線接続させれば、半導体チップ４
及びその接続部分の電磁遮蔽が得られる。
かくして、電磁的遮蔽が行え、低コスト、高信頼を具え
た半導体チップの封止構造を提供することが適えられる
。
〔実施例］ 以下図面に示す実施例によって本発明を具体的に説明す
る。全図を通し同一符号は同一対象物を示す。第２図に
本発明の一実施例の作業フローを示す。
本実施例の構成は第１図を参照し、具体的には、５ＩＩ
ＩＩ１口のＬＳＩの半導体チップ４を、ガラスエポキシ
積層材の４Ｘ６Ｃ１１のプリント配線板ｌに４個実装し
、個別に密封カバー５５を被せて接着し、更に、外面に
エポキシの樹脂材６で全面を被着させて樹脂封止したも
のである。
密封カバー５５は、半導体チップ４のみならず、接続ワ
イヤ８の接続部分も覆うために、１５ｍｍφ開口の半球
面体のガラス材によるカップ形状で、縁部５１を残して
外面全体に銅材を蒸着させて金属層５２を形成させて、
電気的遮蔽層を作成している。
勿論、更に金属層５２に他の金属材を多層に形成させて
電磁的遮蔽効果を得るようにすることも可能である。
尚、密封カバー５５の縁部５１の端面には、絶縁性接着
材が塗布して乾燥させてあり、プリント配線板１の表面
に押圧させれば、接着材により一応気密に接着されるよ
うにしである。
作業は、第２図に示す如く、プリント配線板１の所定位
置に半導体チップ４をダイボンディングして固着させ、
端子部とプリント配線板１の接続パターン３とを、アル
ミ細線の接続ワイヤ８でワイヤボンディングして接続す
る。
次に、密封カバー５５を所定位置に被せ置く（押圧させ
ないで）。
次に、全体を真空槽に入れて、排気してから窒素ガスを
１気圧に維持した状態で、各密封カバー５５に上から所
定の押圧を加えて密着させる。
次に、真空槽から取り出し、密封カバー５５の表面の金
属層５２と、その近傍のプリント配線板１の接地パター
ン２とを直接に半田付は接続する。
最後に、密封カバー５５の表面を含むプリント配線板１
の全面にエポキシの樹脂材６を塗布して、硬化させて完
全に樹脂封止を行う。
勿論、同面に他の部品が実装される場合には、その実装
部分には樹脂材６が塗布されないようにマスクして塗布
させる。
上記実施例は一例を示し、各部材の材料、形状、寸法は
上記のものに限定するものではない。
又、密封カバー５の接着、内気置換工程も上記作業フロ
ーに限定するものではなく、更に、接着材の塗布も、逆
に密封カバー５の縁部５１が当接するプリント配線板１
の面に塗布したり、両者に塗布したり、何れでも差支え
ない。
又、密封カバー５５に金属層５２を蒸着にて設けたが、
他の方法（鍍金、スパッタリング等）でも差支えなく、
その接地パターン２と配線接続することでも差支えない
。更に、遮蔽不要の場合には金属層５２を設けない密封
カバー５を用いればよい。
〔発明の効果〕
以上の如く、本発明により、高価な気密パッケージが不
要となり低コスト化が図れ、接続部分は中空域にあり高
信頼性が得られ、必要により電磁的遮蔽が行え、電気特
性の向上が図れる半導体チップの封止構造が得られ、そ
の効果は大である。
【図面の簡単な説明】
第１図は本発明の原理構成図、 第２図は本発明の一実施例の作業フロー第３図は従来の
半導体チップの封止構造である。 図において、 １、１５．１６．１７はプリント配線板、２は接地パタ
ーン、　　３は接続パターン、４は半導体チップ、　５
，５５は密封カバー６は樹脂材、　　　　　７は気密パ
ッケージ、８は接続ワイヤ、　　５１は縁部、 ５２は金属層である。

Claims (1)

  1. 【特許請求の範囲】 〔１〕プリント配線板（１）に半導体チップ（４）を搭
    載固定し、ワイヤボンディングを行ったものに、絶縁材
    をカップ状に成形した密封カバー（５）を被せ、縁部（
    ５１）を該プリント配線板（１）表面に接着させて、半
    導体チップ（４）及びその接続部分を封止させることを
    特徴とする半導体チップの封止構造。 〔２〕密封カバー（５）の全表面及び少なくとも近傍の
    プリント配線板（１）の外面にまで、樹脂材（６）を被
    着させて樹脂封止することを特徴とする、請求項１記載
    の半導体チップの封止構造。 〔３〕プリント配線板（１）の接地パターン（２）と接
    続させる、金属層（５２）を全表面に形成させた密封カ
    バー（５５）を用いることを特徴とする、請求項１記載
    の半導体チップの封止構造。
JP2058899A 1990-03-09 1990-03-09 半導体チップの封止構造 Pending JPH03259552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2058899A JPH03259552A (ja) 1990-03-09 1990-03-09 半導体チップの封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058899A JPH03259552A (ja) 1990-03-09 1990-03-09 半導体チップの封止構造

Publications (1)

Publication Number Publication Date
JPH03259552A true JPH03259552A (ja) 1991-11-19

Family

ID=13097650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058899A Pending JPH03259552A (ja) 1990-03-09 1990-03-09 半導体チップの封止構造

Country Status (1)

Country Link
JP (1) JPH03259552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit

Similar Documents

Publication Publication Date Title
US5600181A (en) Hermetically sealed high density multi-chip package
US7552532B2 (en) Method for hermetically encapsulating a component
CN1127202C (zh) 电子器件及其制造方法
JPH03225854A (ja) 半導体デバイス及びその製造方法
JP2005505939A (ja) 電気的な素子のカプセル化方法およびこれによりカプセル化された表面弾性波素子
US5814882A (en) Seal structure for tape carrier package
US5258575A (en) Ceramic glass integrated circuit package with integral ground and power planes
EP1020908B1 (en) Resin-sealed surface mounting type electronic parts
JPS60241237A (ja) 混成集積回路装置
JPH0491458A (ja) 半導体装置
JPH0834278B2 (ja) 半導体チップキャリヤー装置
EP0275122B1 (en) Chip package transmissive to ultraviolet light
US6627966B2 (en) Method and device for sealing ceramic package of saw filter
JPH03259552A (ja) 半導体チップの封止構造
JP2970723B2 (ja) 半導体パッケージおよびその製造方法
US11640925B2 (en) System and method for a device package
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0745751A (ja) 回路素子の封止構造
US5581123A (en) Semiconductor device and its manufacturing method
JP3051225B2 (ja) 集積回路用パッケージ
JPH04188656A (ja) 混成集積回路の封止構造
JPH0831968A (ja) 半導体装置及びその製造方法
JP2001176992A (ja) 薄膜ｉｃ
JPH06112348A (ja) ハイブリッド回路
JPS62204551A (ja) 半導体装置用基板