JPH03248429A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03248429A JPH03248429A JP4610490A JP4610490A JPH03248429A JP H03248429 A JPH03248429 A JP H03248429A JP 4610490 A JP4610490 A JP 4610490A JP 4610490 A JP4610490 A JP 4610490A JP H03248429 A JPH03248429 A JP H03248429A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- aluminum wiring
- film
- etching
- anisotropic dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title description 3
- 239000010408 film Substances 0.000 claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 abstract description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 9
- 229910052719 titanium Inorganic materials 0.000 abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 abstract description 8
- 239000010937 tungsten Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に多層アルミニウ
ム配線の層間絶縁膜のスルーホール開孔方法に関するも
のである。
ム配線の層間絶縁膜のスルーホール開孔方法に関するも
のである。
従来、多層アルミニウム配線を有する半導体装置の層間
絶縁膜のスルーホール開孔時には、２ステツプエツチ法
が一般に用いられている。これを図面を参照して説明す
る。第２図（ａ）において、まず、周知の方法により基
板（図示せず）上のシリコン酸化膜１上に第１層アルミ
ニウム配線２を形成した後、層間絶縁膜であるプラズマ
ＣＶＤシリコン窒化膜３を成長させ、スルーホールパタ
ーンのフォトレジスト４をバタ一二ソグする。次に、等
方性ドライエツチングまたはウェットエツチングにより
、窒化膜３を半分の膜厚までエツチングする。次に異方
性ドライエツチングにより、第２図（ｂ）のように、第
１層アルミニウム配線２に達するまで窒化膜３をエツチ
ングし、スルーホール８の開孔を完了する。
絶縁膜のスルーホール開孔時には、２ステツプエツチ法
が一般に用いられている。これを図面を参照して説明す
る。第２図（ａ）において、まず、周知の方法により基
板（図示せず）上のシリコン酸化膜１上に第１層アルミ
ニウム配線２を形成した後、層間絶縁膜であるプラズマ
ＣＶＤシリコン窒化膜３を成長させ、スルーホールパタ
ーンのフォトレジスト４をバタ一二ソグする。次に、等
方性ドライエツチングまたはウェットエツチングにより
、窒化膜３を半分の膜厚までエツチングする。次に異方
性ドライエツチングにより、第２図（ｂ）のように、第
１層アルミニウム配線２に達するまで窒化膜３をエツチ
ングし、スルーホール８の開孔を完了する。
上述したスルーホール開孔時の異方性ドライエツチング
において、フロンカス（ＣＦ、）を用いた場合、その後
に被着する第２層アルミニウム配線に断線を生じること
がある。
において、フロンカス（ＣＦ、）を用いた場合、その後
に被着する第２層アルミニウム配線に断線を生じること
がある。
これを第３図（ａ）〜（ｃ）を参照して説明する。
異方性ドライエッチンクにおいて、エツチングが第１層
アルミニウム２に達すると、アルミニウムはフロンガス
によりほとんどエツチングされないため、フォトレジス
ト４のエツチング量が多くなり、第３図（ａ）のように
、フォトレジストの変成物４′が多量に再付着する。こ
のフォトレジストの変成物は、第３図（ｂ）のように、
その後のフォトレジストは剥離工程においても除去され
ずに残る。つぎに第３図（Ｃ）のように、第２層アルミ
ニウム配線７を被着すると、フォトレジストの変成物４
′のため第２層アルミニウム配線７が断線するというこ
とが起る。
アルミニウム２に達すると、アルミニウムはフロンガス
によりほとんどエツチングされないため、フォトレジス
ト４のエツチング量が多くなり、第３図（ａ）のように
、フォトレジストの変成物４′が多量に再付着する。こ
のフォトレジストの変成物は、第３図（ｂ）のように、
その後のフォトレジストは剥離工程においても除去され
ずに残る。つぎに第３図（Ｃ）のように、第２層アルミ
ニウム配線７を被着すると、フォトレジストの変成物４
′のため第２層アルミニウム配線７が断線するというこ
とが起る。
上記課題に対し本発明では、多層アルミニウム配線の層
間絶縁膜にスルーホールを開孔するに際し、所望のパタ
ーンのフォトレジストをマスクにして前記層間絶縁膜の
半分の膜厚を異方性ドライエツチングによりエツチング
し、次いで前記フォトレジストを除去した後、金属薄膜
を被着し、再び所望のパターンのフォトレジストをパタ
ーニングし、異方性ドライエツチングにより前記金属薄
膜をエツチングし、さらに前記層間絶縁膜を第１層アル
ミニウム配線に達する前の途中までエツチングし、次い
で前記フォトレジストを除去し、再び異方性ドライエツ
チングにより前記金属薄膜をマスクにして、前記層間絶
縁膜を前記第１層アルミニウム配線に達するまでエツチ
ングする。よって、フォトレジストの変成物の再付着を
低減し、第２層アルミ配線の断線をなくすことができる
。
間絶縁膜にスルーホールを開孔するに際し、所望のパタ
ーンのフォトレジストをマスクにして前記層間絶縁膜の
半分の膜厚を異方性ドライエツチングによりエツチング
し、次いで前記フォトレジストを除去した後、金属薄膜
を被着し、再び所望のパターンのフォトレジストをパタ
ーニングし、異方性ドライエツチングにより前記金属薄
膜をエツチングし、さらに前記層間絶縁膜を第１層アル
ミニウム配線に達する前の途中までエツチングし、次い
で前記フォトレジストを除去し、再び異方性ドライエツ
チングにより前記金属薄膜をマスクにして、前記層間絶
縁膜を前記第１層アルミニウム配線に達するまでエツチ
ングする。よって、フォトレジストの変成物の再付着を
低減し、第２層アルミ配線の断線をなくすことができる
。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｇ）は、本発明の実施例を示した断面
図である。まず周知の方法により、第１図（ａ）のよう
に、基板（図示せず）上のシリコン酸化膜１上に第１層
アルミニウム配線２を形成した後、層間絶縁膜３（プラ
ズマＣＶＤシリコン窒化膜、プラズマＣＶＤシリコン酸
化膜、プラズマＣＶＤオキシナイトライド）＠１μｍの
厚さに成長すせ、スルーホールパターンのフォトレジス
ト４をパターニングする。つぎに第１図（ｂ）のように
、異方性ドライエツチング（ＣＦ ４ガス）によりプラ
ズマＣＶＤ窒化膜３を０．５μｍエツチングする。つぎ
に第１図（Ｃ）のように、フォトレジストを除去し、金
属薄膜（チタン・タングステン）５ヲ０．４μｍ被着し
、再びスルーホールパターンのフォトレジスト６をパタ
ーニングする。つぎに第１図（ｄ）のように、窒化膜３
の開孔の底部に窒化膜の一部分を残して、異方性ドライ
エツチング（ＣＦ４ガス）で金属薄膜５と窒化膜３のエ
ツチングを行う。ここで、プラズマＣＶＤ窒化膜のエツ
チングレートがチタン・タングステンの金属薄膜のエツ
チングレートより速い様に条件を設定する。そのため、
スルーホールの側壁にはチタン・タングステン５′が残
る。それからフォトレジスト６を除去し、さらに第１図
（ｅ）のようにプラズマＣＶＤ窒化膜のエツチングレー
トがチタン・タングステンのエツチングレートより速い
条件で第１層アルミニウム配線２に達するまで異方性ド
ライエツチング（ＣＦ、ガス）する。次に、ウェットエ
ツチング（Ｈ２ｏ２溶液）によりチタン・タングステン
５のみを除去し、第１図（［）のようにスルーホールの
開孔が完了する。
図である。まず周知の方法により、第１図（ａ）のよう
に、基板（図示せず）上のシリコン酸化膜１上に第１層
アルミニウム配線２を形成した後、層間絶縁膜３（プラ
ズマＣＶＤシリコン窒化膜、プラズマＣＶＤシリコン酸
化膜、プラズマＣＶＤオキシナイトライド）＠１μｍの
厚さに成長すせ、スルーホールパターンのフォトレジス
ト４をパターニングする。つぎに第１図（ｂ）のように
、異方性ドライエツチング（ＣＦ ４ガス）によりプラ
ズマＣＶＤ窒化膜３を０．５μｍエツチングする。つぎ
に第１図（Ｃ）のように、フォトレジストを除去し、金
属薄膜（チタン・タングステン）５ヲ０．４μｍ被着し
、再びスルーホールパターンのフォトレジスト６をパタ
ーニングする。つぎに第１図（ｄ）のように、窒化膜３
の開孔の底部に窒化膜の一部分を残して、異方性ドライ
エツチング（ＣＦ４ガス）で金属薄膜５と窒化膜３のエ
ツチングを行う。ここで、プラズマＣＶＤ窒化膜のエツ
チングレートがチタン・タングステンの金属薄膜のエツ
チングレートより速い様に条件を設定する。そのため、
スルーホールの側壁にはチタン・タングステン５′が残
る。それからフォトレジスト６を除去し、さらに第１図
（ｅ）のようにプラズマＣＶＤ窒化膜のエツチングレー
トがチタン・タングステンのエツチングレートより速い
条件で第１層アルミニウム配線２に達するまで異方性ド
ライエツチング（ＣＦ、ガス）する。次に、ウェットエ
ツチング（Ｈ２ｏ２溶液）によりチタン・タングステン
５のみを除去し、第１図（［）のようにスルーホールの
開孔が完了する。
以上の方法によれば、オーバーエッチ時にフォトレジス
トの変成物が多量に再付着し、スルーホール形成完了後
も多量に残るということはない。
トの変成物が多量に再付着し、スルーホール形成完了後
も多量に残るということはない。
その後、第１図（ｇ）のように、第２アルミニウム配線
７を被着すると、断線のない配線が得られる。
７を被着すると、断線のない配線が得られる。
なお、以上の工程のうちで、第１図（ｅ）で残った金属
薄膜を除去しないで、第２アルミニウム配線を被着する
こともできる。このとき、金属薄膜としてチタンまたは
チタンナイトライドあるいはチタン・タングステンを用
いる。
薄膜を除去しないで、第２アルミニウム配線を被着する
こともできる。このとき、金属薄膜としてチタンまたは
チタンナイトライドあるいはチタン・タングステンを用
いる。
以上説明した様に本発明によれは１スル一ホール開孔時
のフォトレジストの再付着を低減して、微細なスルーホ
ールが形成でき、第２層アルミニウム配線を断線を生じ
ず段部の被覆度も良好に被着できる効果がある。
のフォトレジストの再付着を低減して、微細なスルーホ
ールが形成でき、第２層アルミニウム配線を断線を生じ
ず段部の被覆度も良好に被着できる効果がある。
第１図（ａ）〜（ｇ）は本発明の一実施例の製造工程順
の断面図、第２図（ａ） 、 （ｂ）は従来の多重配線
の層間絶縁膜にスルーホールを開孔する工程を説明する
ための断面図、第３図（ａ）〜（ｃ）は従来のスルーホ
ール開孔時の不具合を説明するための断面図である。 ■・・・・・・シリコン酸化膜、２・・・・・・第１層
アルミニウム配線、３・・・・・・シリコン窒化膜（層
間絶縁膜）、４．６・・・・・・フォトレジスト、５・
・・・・・金属薄膜、７・・・・・第２層アルミニウム
配線、８・・・・・・開孔。
の断面図、第２図（ａ） 、 （ｂ）は従来の多重配線
の層間絶縁膜にスルーホールを開孔する工程を説明する
ための断面図、第３図（ａ）〜（ｃ）は従来のスルーホ
ール開孔時の不具合を説明するための断面図である。 ■・・・・・・シリコン酸化膜、２・・・・・・第１層
アルミニウム配線、３・・・・・・シリコン窒化膜（層
間絶縁膜）、４．６・・・・・・フォトレジスト、５・
・・・・・金属薄膜、７・・・・・第２層アルミニウム
配線、８・・・・・・開孔。
Claims (1)
- 多層アルミニウム配線の層間絶縁膜にスルーホールを開
孔するに際し、所望のパターンのフォトレジストをマス
クにして前記層間絶縁膜のほぼ半分の膜厚を異方性ドラ
イエッチングによりエッチングし、次いで前記フォトレ
ジストを除去した後、金属薄膜を被着し、再び前記所望
パターンのフォトレジストをパターニングし、異方性ド
ライエッチングにより前記金属薄膜をエッチングし、さ
らに前記層間絶縁膜を第１層アルミニウム配線に達する
前の途中までエッチングし、次いで前記フォトレジスト
を除去し、再び異方性ドライエッチングにより前記金属
薄膜をマスクにして、前記層間絶縁膜を前記第１層アル
ミニウム配線に達するまでエッチングすることを含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4610490A JPH03248429A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4610490A JPH03248429A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248429A true JPH03248429A (ja) | 1991-11-06 |
Family
ID=12737689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4610490A Pending JPH03248429A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248429A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605864A (en) * | 1994-08-02 | 1997-02-25 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
| US6010953A (en) * | 1994-08-02 | 2000-01-04 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
| US6750494B1 (en) | 1994-08-02 | 2004-06-15 | Micron Technology, Inc. | Semiconductor buried contact with a removable spacer |
-
1990
- 1990-02-26 JP JP4610490A patent/JPH03248429A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605864A (en) * | 1994-08-02 | 1997-02-25 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
| US5728596A (en) * | 1994-08-02 | 1998-03-17 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
| US6010953A (en) * | 1994-08-02 | 2000-01-04 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
| US6750494B1 (en) | 1994-08-02 | 2004-06-15 | Micron Technology, Inc. | Semiconductor buried contact with a removable spacer |
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| JPH11145278A (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| US5633207A (en) | Method of forming a wiring layer for a semiconductor device | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| KR100870332B1 (ko) | 반도체 소자의 컨택트 홀 형성 방법 | |
| JPH02122546A (ja) | 半導体装置の製造方法 | |
| JPH01283848A (ja) | 半導体装置の製造方法 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JPH04212425A (ja) | 半導体装置の製造方法 | |
| JPH05243388A (ja) | 半導体装置の製造方法 | |
| JPH1187322A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPH05234932A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11214326A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 |