JPH03198025A - Optical modulator and integratation type optical modulator and photodetector as well as production thereof - Google Patents
Optical modulator and integratation type optical modulator and photodetector as well as production thereofInfo
- Publication number
- JPH03198025A JPH03198025A JP1340101A JP34010189A JPH03198025A JP H03198025 A JPH03198025 A JP H03198025A JP 1340101 A JP1340101 A JP 1340101A JP 34010189 A JP34010189 A JP 34010189A JP H03198025 A JPH03198025 A JP H03198025A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- buffer layer
- substrate
- striped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は高速光通信システムに用いられる光変調器、集
積型光変調器、光検出器とその製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an optical modulator, an integrated optical modulator, a photodetector used in a high-speed optical communication system, and a method for manufacturing the same.
(従来の技術)
近年の光通信システムの発展に伴い、超高速、低電圧動
作可能で、小型化、集積化が容易な光変調器の需要が高
まっている。半導体光変調器の中で光導波路に電界を印
加することにより光導波路の光吸収損失が増加する効果
(フランツケルデイシュ効果又は量子シュタルク効果)
を利用したものは素子容量を低減すれば数十GHzの変
調帯域を有し、かつ分布帰還型半導体レーザ等の集積化
が容易であるという利点を持っている。変調器の例とし
て脇田らの試作したInGaAlAs/InAlAs
MQW構造を用いた20GHzの光変調器が電子情報通
信学会春季全国大会講演予稿集C−474に記載されて
いる。これは半導体のPIN構造への逆バイアスによる
電界で生ずるエキシトンピークのシフトを利用した吸収
型の変調器であり、n−InP基板上にn−InAlA
sクラッド層、i−MQWガイド層、p−InAlAs
クラッド層をMBE法により作成したものである。この
様な変調器の変調周波数帯域Δfは素子の静電容量Cに
よりほぼ決定されΔf= 1/(、CR)で表される。(Prior Art) With the recent development of optical communication systems, there is an increasing demand for optical modulators that can operate at ultra-high speeds and low voltages, and that can be easily miniaturized and integrated. Effect of increasing optical absorption loss in the optical waveguide by applying an electric field to the optical waveguide in a semiconductor optical modulator (Franz Keldysch effect or quantum Stark effect)
The device using this has the advantage of having a modulation band of several tens of GHz if the element capacitance is reduced, and that it is easy to integrate distributed feedback semiconductor lasers and the like. As an example of a modulator, InGaAlAs/InAlAs prototyped by Wakita et al.
A 20 GHz optical modulator using an MQW structure is described in the Proceedings of the Spring National Conference of the Institute of Electronics, Information and Communication Engineers C-474. This is an absorption type modulator that utilizes the shift of the exciton peak caused by the electric field due to reverse bias to the semiconductor PIN structure.
s cladding layer, i-MQW guide layer, p-InAlAs
The cladding layer was created by the MBE method. The modulation frequency band Δf of such a modulator is approximately determined by the capacitance C of the element, and is expressed as Δf=1/(,CR).
また素子容量はpn接合部での接合容量Cj、配線容量
Ci、ポンディングパッド部でのパッド容量C1の和で
表される。Further, the element capacitance is expressed as the sum of the junction capacitance Cj at the pn junction, the wiring capacitance Ci, and the pad capacitance C1 at the bonding pad.
上述の変調器の場合、超高速変調を狙っているためにパ
ッド部の下をポリイミドで埋め込み低容量化を図り、そ
の結果、素子容量的0.2pFと非常に低い値を得てい
る。しかし、この場合でも変調器に本質的な接合容量C
jは全体の半分以下であり、残りはn−InP基板と配
線電極間によって生ずる本来不要な配線容量とパッド容
量である。またこの変調器の素子長は約10011mで
あり、スイッチの特性から考えて、これ以上の接合容量
の大幅な低減は困難であり、更にn−InP基板のよう
な導電性の基板を用いているために配線容量、パッド容
量をこれ以上下げることもまた困難である。従って従来
の構造の光変調器では、変調帯域は高々20〜25GH
zであり、将来の超高速光変調器(帯域≧50GHz)
への適用は困難である。また変調器と半導体レーザを集
積した例として、讐田らにより、アイオーオーシ(10
0C’89)テクニカルダイジェスト20PDB−5(
1989年)に記載されている。これはn−InP基板
上にDFB−LDとフランツケルデイツシュ効果による
光吸収を利用した変調器を集積したもので、LD及び変
調器の光導波路の両側を高抵抗InPで埋め込んだもの
である。しかし導電性基板を用いているため寄生容量が
大きく、それを低減するために電極パッドの下にポリイ
ミド層を入れている。その結果素子容量0.55pF、
変調帯域10GHz程度を得ている。In the case of the above-mentioned modulator, since ultra-high-speed modulation is aimed at, polyimide is buried under the pad portion to reduce the capacitance, and as a result, an extremely low element capacitance of 0.2 pF is obtained. However, even in this case, the junction capacitance C inherent in the modulator
j is less than half of the total, and the remainder is essentially unnecessary wiring capacitance and pad capacitance generated between the n-InP substrate and the wiring electrode. Furthermore, the element length of this modulator is approximately 10011 m, and considering the characteristics of the switch, it is difficult to reduce the junction capacitance any further, and furthermore, a conductive substrate such as an n-InP substrate is used. Therefore, it is also difficult to further reduce wiring capacitance and pad capacitance. Therefore, in an optical modulator with a conventional structure, the modulation band is at most 20 to 25 GH.
z, future ultra-high-speed optical modulator (bandwidth ≧50GHz)
It is difficult to apply to Furthermore, as an example of integrating a modulator and a semiconductor laser, IoOshi (10
0C'89) Technical Digest 20PDB-5 (
(1989). This is a device that integrates a DFB-LD and a modulator that utilizes light absorption due to the Franz Keldeitssch effect on an n-InP substrate, and both sides of the optical waveguide of the LD and modulator are embedded with high-resistance InP. . However, since a conductive substrate is used, there is a large parasitic capacitance, and to reduce this, a polyimide layer is placed under the electrode pad. As a result, the element capacitance was 0.55pF,
A modulation band of about 10 GHz has been obtained.
(発明が解決しようとする課題)
従来例では、導電性基板を用いているため素子容量の低
減に限界があり、変調帯域として変調器で25GHz程
度、レーザとの集積型変調器では10GHz程度と限ら
れていた。これは導電性基板に形成された電極と、メサ
ストライプ及び高抵抗層の上に形成されたもう一方の電
極の間の高抵抗層の厚さがストライプ状のメサの両側で
2〜3pmLかないため、素子容量が0.5pFに以下
にできないためである。この厚さを大きくすることによ
り素子容量を低減できるが、メサの高さには製作上の点
から限界があった。(Problem to be solved by the invention) In the conventional example, since a conductive substrate is used, there is a limit to the reduction of element capacitance, and the modulation band is about 25 GHz for a modulator, and about 10 GHz for an integrated modulator with a laser. It was limited. This is because the thickness of the high resistance layer between the electrode formed on the conductive substrate and the other electrode formed on the mesa stripe and high resistance layer is only 2 to 3 pmL on both sides of the striped mesa. This is because the element capacitance cannot be reduced to 0.5 pF or less. Although element capacitance can be reduced by increasing this thickness, there is a limit to the height of the mesa due to manufacturing considerations.
本発明の目的は素子容量を下げることにより超高速変調
が可能な広帯域な光変調器、集積型光変調器と光検出器
を提供することにある。更にそれらが歩留り良く均一性
良く得られる製造方法を提供することにある。An object of the present invention is to provide a broadband optical modulator, an integrated optical modulator, and a photodetector that can perform ultrahigh-speed modulation by reducing the element capacitance. Furthermore, it is an object of the present invention to provide a manufacturing method in which they can be obtained with good yield and uniformity.
(課題を解決するための手段)
本発明の光変調器は高抵抗半導体基板上に低キヤリア濃
度である1層を半導体光導波路層とするPIN構造を備
えたストライプ状のメサと該ストライプ状のメサの両側
面の高抵抗層と前記半導体光導波路層に電界を印加する
手段とを備えることを特徴とする。また本発明の集積型
光変調器は上述の光変調器とモノリシックに半導体レー
ザを集積し、半導体レーザの発振光と光変調器の導波路
が光学的に結合するよう配置し、光変調器に印加する電
界強度により、半導体レーザからの光強度を変調できる
ようにしたことを特徴とする。(Means for Solving the Problems) The optical modulator of the present invention includes a striped mesa having a PIN structure in which one layer with a low carrier concentration is a semiconductor optical waveguide layer on a high-resistance semiconductor substrate; It is characterized by comprising a high resistance layer on both sides of the mesa and means for applying an electric field to the semiconductor optical waveguide layer. Further, the integrated optical modulator of the present invention monolithically integrates a semiconductor laser with the above-mentioned optical modulator, and arranges it so that the oscillation light of the semiconductor laser and the waveguide of the optical modulator are optically coupled. It is characterized in that the intensity of light from the semiconductor laser can be modulated by the intensity of the applied electric field.
また本発明の光検出器は前記光変調器と構成は同じであ
るが1層を光吸収層となるよう検出する光より禁制帯幅
の狭い半導体で構成し、光電流を検知するための電極を
備えることを特徴とする。また本発明の製造方法は部分
的にストライプ状の第一導電型のバッファ層を有し表面
が平坦な高抵抗半導体基板上に少なくとも第一導電型半
導体層、i型半導体層、第二導電型半導体層を含む半導
体多層を形成する工程と、前記バッファ層と前記高抵抗
基板の一方の境界に沿ったストライプ状のマスクを前記
半導体多層上に形成する工程とこのマスクを用いてメサ
ストライプの一方の側では前記高抵抗基板、他方の側で
はバッファ層を露出するようエツチングしメサストライ
プを形成する工程と、前記メサストライプの両側面に高
抵抗層を形成しほぼ平坦な表面とする工程と、前記高抵
抗層の一部を除去し露出した前記バッファ層の上に第1
の電極を形成し、前記メサストライプを含む領域の上に
第2の電極を形成する工程、とを備えることを特徴とす
る。The photodetector of the present invention has the same structure as the optical modulator, but one layer is made of a semiconductor having a narrow bandgap than the light to be detected so as to serve as a light absorption layer, and an electrode for detecting photocurrent is used. It is characterized by having the following. Further, the manufacturing method of the present invention includes at least a first conductivity type semiconductor layer, an i-type semiconductor layer, and a second conductivity type semiconductor layer on a high-resistance semiconductor substrate having a partially striped first conductivity type buffer layer and a flat surface. a step of forming a semiconductor multilayer including a semiconductor layer; a step of forming a stripe-shaped mask on the semiconductor multilayer along one boundary between the buffer layer and the high-resistance substrate; and a step of forming one of the mesa stripes using this mask. forming a mesa stripe by etching to expose the high resistance substrate on one side and the buffer layer on the other side; forming a high resistance layer on both sides of the mesa stripe to form a substantially flat surface; A first layer is formed on the buffer layer exposed by removing a portion of the high resistance layer.
forming an electrode, and forming a second electrode on a region including the mesa stripe.
部分的にストライプ状の第一導電型のバッファ層を有し
、表面が平坦な高抵抗半導体基板を形成する方法の一つ
は高抵抗半導体基板にストライプ状の溝を形成し、選択
的に溝の中に第一導電型バッファ層を形成する方法によ
る。二っめは高抵抗基板にストライプ状の溝を形成し、
全面に第一導電型のバッファ層を形成し、溝を平坦に埋
めるようにフォトレジストを塗布し、次に気相エツチン
グにより、溝の部分を除いて高抵抗基板が露出するまで
エツチングする方法による。三っめは高抵抗基板にスト
ライプ状に第一導電型の不純物をイオン注入又は拡散に
より導入する方法による。One method for forming a high-resistance semiconductor substrate with a partially striped buffer layer of the first conductivity type and a flat surface is to form stripe-like grooves on the high-resistance semiconductor substrate and selectively fill the grooves. According to a method of forming a first conductivity type buffer layer in a. The second method is to form striped grooves on a high-resistance substrate.
A first conductivity type buffer layer is formed on the entire surface, a photoresist is applied so as to flatten the grooves, and then vapor phase etching is performed until the high-resistance substrate is exposed except for the grooves. . The third method is to introduce impurities of the first conductivity type into a high-resistance substrate in a striped manner by ion implantation or diffusion.
四つめは高抵抗基板上に第一導電型の半導体層を全面に
形成し、ストライプ状の部分を除いて第一導電型バッフ
ァ層を高抵抗化するイオンを注入する方法による。The fourth method is to form a semiconductor layer of the first conductivity type over the entire surface on a high-resistance substrate, and implant ions to increase the resistance of the buffer layer of the first conductivity type except for striped portions.
(作用)
本発明は高抵抗半導体基板を用い、更にPIN構造光導
波路を高抵抗層で埋め込むことにより、光変調器、集積
型光変調器あるいは光検出器の実際の動作とは無関係な
部分の容量を極力下げることにより、素子全体の容量を
低減し、その光変調器や光検出器の広帯域化を可能とし
たものである。(Function) The present invention uses a high-resistance semiconductor substrate and further embeds a PIN structure optical waveguide with a high-resistance layer, thereby eliminating parts unrelated to the actual operation of an optical modulator, integrated optical modulator, or photodetector. By reducing the capacitance as much as possible, the capacitance of the entire device can be reduced, making it possible to widen the bandwidth of the optical modulator and photodetector.
一般に容量CはC=ε8εQS/dで表すことが出来る
。Generally, the capacitance C can be expressed as C=ε8εQS/d.
ここではε5は比誘電率、ε0は真空の誘電率、Sは電
極面積(またはpn接合面積)、dは電極間距離(また
は空乏層厚)である。従来例の項でも述べたが、素子全
体の容量Ctは接合容量Cj、配線容量Ci、パッド容
量Cpにより、Ct=Cj+C1+C1で表される。接
合容量Cjは光変調器の静特性に影響を及ぼすため、そ
れを劣化させない程度に設計し、導波路幅2μm、導波
路長1100p、空乏層厚0.3pmとすると接合容量
Cjは約74fFとなる。残りの配線容量Ci、パッド
容量Cpは光変調器の広帯域化のためには低減するのが
望ましい。本発明によれば、高抵抗半導体基板及び半導
体あるいは誘電体の高抵抗層埋め込み構造を用いること
により、電極間距離dを約100μm程度と従来より長
くすることができ、従来の導電性基板を用い、パッド部
の下だけをポリイミドなどの誘電体で埋め込んだ構造(
d=2〜3pm、εS−3)に比べて約1110、パッ
ド部の下のみを半導体の高抵抗層で埋め込んだ構造(d
=2〜3pm、ε、〜12)に比べて約1/30程度ま
で、配線容量Ci、パッド容量CI層を低減することが
出来る。その結果、素子全体の容量Ctはほぼ接合容量
Cjによって決まり、光変調器の広帯域化を図ることが
出来る。Here, ε5 is the relative dielectric constant, ε0 is the vacuum permittivity, S is the electrode area (or pn junction area), and d is the interelectrode distance (or depletion layer thickness). As described in the conventional example section, the capacitance Ct of the entire element is expressed by the junction capacitance Cj, the wiring capacitance Ci, and the pad capacitance Cp as Ct=Cj+C1+C1. Since the junction capacitance Cj affects the static characteristics of the optical modulator, it is designed to the extent that it does not deteriorate.If the waveguide width is 2 μm, the waveguide length is 1100p, and the depletion layer thickness is 0.3pm, the junction capacitance Cj is approximately 74fF. Become. It is desirable to reduce the remaining wiring capacitance Ci and pad capacitance Cp in order to widen the band of the optical modulator. According to the present invention, by using a high-resistance semiconductor substrate and a high-resistance layer embedded structure of semiconductor or dielectric material, the distance d between electrodes can be increased to about 100 μm, which is longer than before. , a structure in which only the bottom of the pad is buried with a dielectric material such as polyimide (
d = 2 to 3 pm, εS-3), the structure (d
=2 to 3 pm, ε, ~12), the wiring capacitance Ci and the pad capacitance CI layer can be reduced to about 1/30. As a result, the capacitance Ct of the entire element is approximately determined by the junction capacitance Cj, making it possible to widen the band of the optical modulator.
また、高抵抗基板上に形成し、高抵抗層で埋めこんだP
IN構造をもつ光導波路は半導体レーザとも構造的に類
似の点が多く、同様な構成で光変調器と半導体レーザの
集積素子への適用も容易であり、レーザとの集積型光変
調器としての超高速化も実現可能である。In addition, P
An optical waveguide with an IN structure has many structural similarities with a semiconductor laser, and with a similar configuration, it can be easily applied to an integrated device of an optical modulator and a semiconductor laser, and it can be used as an integrated optical modulator with a laser. Ultra-high speed is also possible.
また、本発明による光変調器の構造において、光導波路
層の組成を光源の波長より長いバンドギャップ波長をも
つ組成とし、光導波路層で吸収された光によるフォトカ
レントをp側電極、n側電極から検出することで、導波
型の光検出器として用いることができる。この場合も先
に示したように、素子の容量を非常に低減できるので、
超広帯域の光検出器が得られる。Furthermore, in the structure of the optical modulator according to the present invention, the composition of the optical waveguide layer is made to have a bandgap wavelength longer than the wavelength of the light source, and the photocurrent due to the light absorbed by the optical waveguide layer is transferred to the p-side electrode and the n-side electrode. It can be used as a waveguide type photodetector by detecting from . In this case as well, as shown earlier, the capacitance of the element can be greatly reduced, so
An ultra-wideband photodetector can be obtained.
また本発明の光変調器及び光検出器の高抵抗基板を用い
たことによる効果を十分に引き出すためにp型電極の下
に高抵抗層、高抵抗基板をはさんで対向する位置にn型
電極があってはならない。容量を小さくするためにメサ
ストライプをはさんで片側にp型電極他方の側にn型電
極を形成する必要がある。この構造はメサエッチングを
2回に分けて片側ずつエツチングすることで実現できる
が、製作工程が複雑となる。本発明の製造方法によれば
自動的に形成できる。即ち、表面の一部にストライプ状
の第一導電型の半導体バッファ層を有する高抵抗基板の
その第一導電型バッファ層のストライプの端部の上にP
IN構造を備えたメサストライプをエツチングにより形
成する。エツチング深さとメサ幅を適当に設定すること
により、自動的にメサストライプの一方の側では前記高
抵抗基板、他方では第一導電型バッファ層が露出するよ
うにできる。このように−度のエツチングでストライプ
の片側にのみ導電層を形成できる。メサの両側に高抵抗
層を形成し、ほぼ平坦な表面とし、前記高抵抗層の一部
を除いて前記バッファ層を露出させ、ここに第一の電極
を形成し、メサストライプ及び高抵抗層の一部に第二の
電極を形成することにより本発明光変調器あるいは光検
出器が得られる。In addition, in order to fully bring out the effects of using the high-resistance substrate of the optical modulator and photodetector of the present invention, a high-resistance layer is placed under the p-type electrode, and an n-type There should be no electrodes. In order to reduce the capacitance, it is necessary to form a p-type electrode on one side of the mesa stripe and an n-type electrode on the other side. This structure can be realized by performing mesa etching twice and etching one side at a time, but the manufacturing process becomes complicated. According to the manufacturing method of the present invention, it can be formed automatically. That is, on a high-resistance substrate having a striped first conductivity type semiconductor buffer layer on a part of the surface, P is applied on the edge of the stripe of the first conductivity type buffer layer.
A mesa stripe with an IN structure is formed by etching. By appropriately setting the etching depth and mesa width, it is possible to automatically expose the high resistance substrate on one side of the mesa stripe and the first conductivity type buffer layer on the other side. In this way, a conductive layer can be formed only on one side of the stripe by etching at a certain degree. A high resistance layer is formed on both sides of the mesa to make the surface substantially flat, a part of the high resistance layer is removed to expose the buffer layer, a first electrode is formed there, and a mesa stripe and a high resistance layer are formed. The optical modulator or photodetector of the present invention can be obtained by forming a second electrode on a part of the substrate.
この製造方法では一度のメサエッチングでよいため工程
が容易で歩留り、均一性良く作ることができる。また高
抵抗基板の一部にストライプ状の第一導電型バッファ層
を形成する方法は選択成長または半導体層とレジストに
対する等速エツチングの気相エツチングを用いて形成で
きる。あるいは高抵抗基板のそのバッファ層部となる部
分へ拡散又はイオン注入により第一導電型不純物を導入
することによりストライプ状のバッファ層を形成しても
よいし、また逆に高抵抗基板に第一導電型バッファ層を
形成し、その後、プロトン注入によりストライプ状の部
分を除いてバッファ層を高抵抗化してもよい。いずれの
方法でも、容易に歩留り良く、ストライプ状の導電型バ
ッファ層を有する高抵抗基板が得られる。This manufacturing method requires only one mesa etching, so the process is easy, the yield is high, and it is possible to manufacture with good uniformity. Further, a striped buffer layer of the first conductivity type can be formed on a part of a high-resistance substrate by using selective growth or vapor phase etching of a semiconductor layer and a resist at a uniform rate. Alternatively, a striped buffer layer may be formed by introducing impurities of the first conductivity type into the portion of the high resistance substrate that will become the buffer layer portion by diffusion or ion implantation. A conductive buffer layer may be formed, and then striped portions may be removed by proton implantation to increase the resistance of the buffer layer. In either method, a high-resistance substrate having a striped conductive buffer layer can be easily obtained with good yield.
(実施例)
第1図は、本発明による請求項1の第1の実施例を示す
斜視図であり、第2図は第1の実施例の光変調器の製造
工程を示すストライプ方向に垂直な断面図である。材料
系としては、InGaAsP/InP系を用いDH構造
の導波路につき説明するが、材料、構造はこれに限定さ
れるものではなく
InGaAs/InAlAs系、GaAs/AlGaA
s系の材料、更にまず第1図及び第2図を用いて本発明
の第1の実施例に示した光変調器の製造方法について説
明する。高抵抗InP基板1上にn”−InPバッファ
層2を0.5pm、 1−InGaAsP(バンドギャ
ップ波長1.475pm)光導波路層3を0.3pm、
p”−InPクラッド層4を1.2pmMOVPE法
により順次成長し、導波路形成のためストライプ状の5
i02マスク10を通常のフォトリソグラフィー法によ
り形成する。この時のストライプの幅は2pmである。(Embodiment) FIG. 1 is a perspective view showing a first embodiment of claim 1 according to the present invention, and FIG. 2 is a perspective view perpendicular to the stripe direction showing the manufacturing process of the optical modulator of the first embodiment. FIG. As for the material system, a DH structure waveguide will be explained using InGaAsP/InP system, but the material and structure are not limited to this, and may include InGaAs/InAlAs system, GaAs/AlGaA
A method for manufacturing the optical modulator shown in the first embodiment of the present invention will be described using s-based materials and FIGS. 1 and 2. FIG. On a high-resistance InP substrate 1, an n''-InP buffer layer 2 with a thickness of 0.5 pm, a 1-InGaAsP (band gap wavelength 1.475 pm) optical waveguide layer 3 with a thickness of 0.3 pm,
A p''-InP cladding layer 4 is sequentially grown using a 1.2 pm MOVPE method to form a striped 5
An i02 mask 10 is formed by a normal photolithography method. The width of the stripe at this time was 2 pm.
さらにn側電極取り出しのため、ストライプを境に片側
にのみ全面にレジストマスク1I層をかける。この状態
が第2図(a)に示されている。これらのマスクを用い
、レジストマスク11がない側をエツチングにより落と
し、n” −InP層2とほぼ同じ厚さ0.5pmの段
差を予めつけておくと第2図(b)に示すようになる。Furthermore, in order to take out the n-side electrode, a resist mask 1I layer is applied to only one side of the stripe as a boundary. This state is shown in FIG. 2(a). Using these masks, the side without the resist mask 11 is removed by etching, and a step with a thickness of 0.5 pm, approximately the same as that of the n''-InP layer 2, is created in advance, as shown in Figure 2(b). .
レジストマスク1I層を剥離後、先に形成しておいた5
i02ストライプマスク10を用いて3次元導波路形成
のためのエツチングを行う。この時のエツチングの深さ
を1.6pm程度とすると、先程つけた段差のために、
ストライプの一方では高抵抗InP基板1が、反対側で
はn” −InPバッファ層2が表面に露出する。第2
図(c)である。After peeling off the resist mask 1I layer, the previously formed layer 5
Using the i02 stripe mask 10, etching is performed to form a three-dimensional waveguide. If the etching depth at this time is about 1.6 pm, due to the step created earlier,
A high-resistance InP substrate 1 is exposed on one side of the stripe, and an n''-InP buffer layer 2 is exposed on the other side.Second
It is figure (c).
つぎに5i02ストライプマスク10をそのまま選択成
長用のマスクとして用い、メサストライプの両側なFe
ドープ高抵抗InP埋め込み層5により選択的に埋め込
むと第2図(d)のようになる。5i02ストライプマ
スク10を剥離後、メサストライプの上及びn+InP
バッファ層2がない側、即ち高抵抗InP基板1上に直
接高抵抗InP埋め込み層5がある側に第1図のように
加工したp側電極6を形成し、最後にp側電極6と反対
側の高抵抗InP埋め込み層5の一部をエツチングによ
りn+−InPバッファ層2が表面にでるまで落し、そ
の部分にn側電極7を形成することにより第1図または
第2図(e)に示す構造が完成する。n側電極7とp側
電極6の距離は約1100pとした。基板は研磨により
約1100pとし、素子長はへき開により1100XX
とする。この時p側電極6の面積ストライプ部で100
μmX2pm、配線部で10pmX20pm、パッド部
で1100p X 100μmである。このように電極
金属をストライプ部、パッド部及びそれを結ぐ配線部と
分けて、面積を小さくすることで容量を小さくできる。Next, using the 5i02 stripe mask 10 as it is as a mask for selective growth, the Fe on both sides of the mesa stripe is
When selectively buried with the doped high-resistance InP buried layer 5, the result is as shown in FIG. 2(d). After peeling off the 5i02 stripe mask 10, the top of the mesa stripe and the n+InP
A p-side electrode 6 processed as shown in FIG. A part of the high-resistance InP buried layer 5 on the side is removed by etching until the n+-InP buffer layer 2 appears on the surface, and an n-side electrode 7 is formed in that part to form the structure shown in FIG. 1 or 2(e). The structure shown is completed. The distance between the n-side electrode 7 and the p-side electrode 6 was approximately 1100p. The substrate was polished to approximately 1100p, and the element length was cleaved to 1100XX.
shall be. At this time, the area of the p-side electrode 6 is 100
The size is μm×2pm, the wiring part is 10pm×20pm, and the pad part is 1100p×100μm. In this way, the capacitance can be reduced by dividing the electrode metal into the stripe portion, the pad portion, and the wiring portion connecting them, and reducing the area.
次にこの第1の実施例の光変調器の動作について説明す
る。最初に静特性について述べる。入射光8の波長は光
通信用の1.55pmとする。p側電極6とn側電極7
の間に逆バイアス電圧が印加されていないときは、入射
光8はそのまま出射光9として出力される。この時の伝
搬損失は、素子長100μm、入射光と光導波路層のバ
ンドギャップとの波長差が75nmであることにより、
約1.5dBと小さな値である。p側電極6とn側電極
7の間に逆バイアス電圧が印加され、i −InGaA
sPガイド層3に電界が印加されると、7ランツ・ケル
デイツシュ効果により入射8は1−InGaAsP光導
波路層3全導波路層3収を受は出射光9は出力されない
。この時の消光比は電圧3vで10dB以上と良好な特
性が得られている。次に変調特性について述べる。作用
の項でも述べた様に、電界効果を用いた変調器の帯域は
素子の容量Cによりほぼ決定されΔf= 1/(、CR
)で表される。実施例の場合、半導体の非誘電率を12
.5として計算すると、接合容量Cjは74fF、配線
容量Ci及びパッド容量C1は12庄であり、素子全体
の容量は86fFである。Next, the operation of the optical modulator of this first embodiment will be explained. First, we will discuss static characteristics. The wavelength of the incident light 8 is assumed to be 1.55 pm for optical communication. p-side electrode 6 and n-side electrode 7
When no reverse bias voltage is applied between them, the incident light 8 is directly output as the output light 9. The propagation loss at this time is due to the element length of 100 μm and the wavelength difference between the incident light and the band gap of the optical waveguide layer being 75 nm.
This is a small value of about 1.5 dB. A reverse bias voltage is applied between the p-side electrode 6 and the n-side electrode 7, and i-InGaA
When an electric field is applied to the sP guide layer 3, the incident light 8 is absorbed by the entire 1-InGaAsP optical waveguide layer 3 due to the Lanz-Kjelditssch effect, but the outgoing light 9 is not output. At this time, the extinction ratio was 10 dB or more at a voltage of 3 V, and good characteristics were obtained. Next, we will discuss the modulation characteristics. As mentioned in the operation section, the band of a modulator using electric field effect is almost determined by the capacitance C of the element, and Δf=1/(,CR
). In the case of the example, the dielectric constant of the semiconductor is 12
.. 5, the junction capacitance Cj is 74 fF, the wiring capacitance Ci and the pad capacitance C1 are 12 Sho, and the capacitance of the entire element is 86 fF.
従って、本発明による高抵抗基板を使用することにより
、変調速度を決定する素子容量の値を従来に比べ数分の
1から1/10程度に低減でき、変調帯域として74G
Hzが得られ、超高速変調が可能な変調器が得られる。Therefore, by using the high-resistance substrate according to the present invention, the value of the element capacitance that determines the modulation speed can be reduced to about one-tenth to one-tenth of that of the conventional one, and the modulation band is 74G.
Hz, and a modulator capable of ultra-high-speed modulation can be obtained.
第3図は、本発明による光変調器の第2の実施例を示す
斜視図であり、第4図は第2の実施例の光変調器の製造
工程を示す図である。FIG. 3 is a perspective view showing a second embodiment of the optical modulator according to the present invention, and FIG. 4 is a diagram showing the manufacturing process of the optical modulator of the second embodiment.
まず第3図及び第4図を用いて本発明の第2の実施例の
製作は方法について説明する。高抵抗InP基板21上
にn−InPバッファ層22を1.0pm、i−InG
aAsP(バンドギャップ波長1.475pm)光導波
路層23 を0.3pm 、 p” −InP り ラ
ッ ド層24 を1.2pmMOVPE法により順次
成長し、導波路形成のためストライプ状の5i02マス
ク3I層を通常のフォトノングラフィー法により形成す
る。この時のストライブの幅は2pmである。5i02
ストライブマスク3I層を用いてエツチングを行ない、
第4図(a)に示すように3次元導波路を形成する。こ
の時のエツチングの深さを1.8μm程度とすることに
より、n+InPバッファ層22を層面2露出させる。First, the manufacturing method of the second embodiment of the present invention will be explained using FIGS. 3 and 4. An n-InP buffer layer 22 with a thickness of 1.0 pm is formed on a high-resistance InP substrate 21, and an i-InG
An aAsP (bandgap wavelength 1.475 pm) optical waveguide layer 23 with a thickness of 0.3 pm, a p''-InP layer 24 with a thickness of 1.2 pm were sequentially grown by the MOVPE method, and a striped 5i02 mask 3I layer was formed to form a waveguide. is formed by a normal photonography method.The width of the stripe at this time is 2 pm.5i02
Perform etching using the stripe mask 3I layer,
A three-dimensional waveguide is formed as shown in FIG. 4(a). By setting the etching depth at this time to about 1.8 μm, the layer surface 2 of the n+InP buffer layer 22 is exposed.
つぎに5i02ストライブマスク3I層をそのまま選択
成長用のマスクとして用い、メサストライプの両側を高
抵抗InP埋め込み層25により選択的に埋め込む。5
i02ストライブマスク3I層を剥離後、輻20B1m
の5i02ストライプマスク32を先はどのメサストラ
イプを覆うように形成し、5i02ストライブマスク3
2を用いて高抵抗InP埋め込み層25及び、n+−I
nPバッファ層22がわずかにエツチングされる程度ま
で約2pmエツチングし、幅広のメサストライプを形成
する。これが第4図(b)である。このメサストライプ
を含み片側のみを5i02マスク33で覆い、反対側を
高抵抗InP基板21が露出するまでエツチングする。Next, using the 5i02 stripe mask 3I layer as it is as a mask for selective growth, both sides of the mesa stripe are selectively buried with high-resistance InP buried layers 25. 5
After peeling off the i02 stripe mask 3I layer, the radius is 20B1m.
The 5i02 stripe mask 32 is first formed so as to cover which mesa stripe, and the 5i02 stripe mask 3 is formed to cover which mesa stripe.
2 to form a high-resistance InP buried layer 25 and n+-I
The nP buffer layer 22 is etched by about 2 pm until it is slightly etched, forming a wide mesa stripe. This is shown in FIG. 4(b). Only one side including this mesa stripe is covered with a 5i02 mask 33, and the other side is etched until the high resistance InP substrate 21 is exposed.
これが第4図(e)である。5i02マスク33を剥離
後、p+−InPクラッド層24が露出しているメサス
トライプの上及びn+−InPバッファ層22がない側
に5i02パツシベーシヨン膜28を介してp側電極2
6を形成し、最後にp側電極26と反対側のn+−In
Pバッファ層22が表面にでている部分にn側電極27
を形成する。This is shown in FIG. 4(e). After peeling off the 5i02 mask 33, a p-side electrode 2 is formed via the 5i02 passivation film 28 on the mesa stripe where the p+-InP cladding layer 24 is exposed and on the side where the n+-InP buffer layer 22 is not present.
6, and finally n+-In on the opposite side to the p-side electrode 26.
An n-side electrode 27 is placed on the part where the P buffer layer 22 is exposed on the surface.
form.
このようにして第3図または第4図(d)に示す構造が
完成する。第1の実施例と同様に、基板は研磨により約
1100pとし、素子長はへき開により1100pとす
る。また、p側電極はストライプ部で100pm100
p、配線部で10pmX20pm、パッド部で1010
0p 1100pである。In this way, the structure shown in FIG. 3 or FIG. 4(d) is completed. As in the first embodiment, the substrate is polished to approximately 1100p, and the element length is cleaved to 1100p. In addition, the p-side electrode is 100 pm 100 pm in the stripe part.
p, 10pm x 20pm in the wiring part, 1010 in the pad part
0p 1100p.
次にこの第2の実施例の光変調器の動作について説明す
る。i −InGaAsP光導波路23の組成及び層厚
などの第1の実施例と同一なため、静特性に関しても同
様な結果が得られ、波長1.55pmの入射光29に対
して、出射光30の伝搬損失は、約1.5dBと小さく
、更にp側電極26とn側電極27の間に逆バイアス電
圧が印加された時の消光比は電圧3vで10dB以上と
良好な特性である。また変調特性については、第1の実
施例とは製造工程が異なるため、配線部、パッド部の構
造の違いにより素子容量も92fFと多少異なり、従っ
て変調帯域69GHzとなる。第1の実施例に比べ帯域
は多少狭いが、この程度は基板研磨の厚さ、パッド部の
面積の変更により十分改善可能な範囲であり、本発明に
よる第2の実施例においても同様に、50GHz以上の
帯域を持つ超高速変調器が得られる。Next, the operation of the optical modulator of this second embodiment will be explained. Since the composition and layer thickness of the i-InGaAsP optical waveguide 23 are the same as those of the first embodiment, similar results can be obtained regarding the static characteristics, and the output light 30 is The propagation loss is as small as about 1.5 dB, and the extinction ratio when a reverse bias voltage is applied between the p-side electrode 26 and the n-side electrode 27 is 10 dB or more at a voltage of 3 V, which is a good characteristic. Regarding the modulation characteristics, since the manufacturing process is different from that of the first embodiment, the element capacitance is also slightly different from 92 fF due to the difference in the structure of the wiring portion and the pad portion, and therefore the modulation band is 69 GHz. Although the band is somewhat narrower than that of the first embodiment, this degree can be improved sufficiently by changing the thickness of the substrate polishing and the area of the pad portion, and similarly in the second embodiment of the present invention, An ultrahigh-speed modulator with a band of 50 GHz or more can be obtained.
ここに示した第1、第2の実施例における光変調器の素
子長、導波路幅、パッド部の面積等はあくまでも一例で
あって、これに限るものではない。The element length, waveguide width, pad area, etc. of the optical modulator in the first and second embodiments shown here are merely examples, and are not limited to these.
また、各層の構造に関しても、n側のバッファ層をIn
P層とInGaAsP層に分は一方をエツチングストッ
プ層として用いること、またp側のInPクラッド層の
上にInGaAsPキャップ層を設けること、等の応用
も十分適用可能である。Also, regarding the structure of each layer, the n-side buffer layer is made of In
Applications such as using one of the P layer and the InGaAsP layer as an etching stop layer, and providing an InGaAsP cap layer on the p-side InP cladding layer are also fully applicable.
また第1、第2の実施例に於ては、導波路のストライブ
の両側を高抵抗のInP層で埋め込んでいるが、この部
分にポリイミドなどの誘電体材料を用いても光変調器と
して得られる効果はほとんど同様で、素子容量の低減に
より超高速変調が可能な光変調器が得られる。In addition, in the first and second embodiments, both sides of the stripe of the waveguide are buried with a high-resistance InP layer, but even if a dielectric material such as polyimide is used in this part, it will not work as an optical modulator. The obtained effects are almost the same, and an optical modulator capable of ultra-high-speed modulation can be obtained by reducing the element capacitance.
第5図は高抵抗半導体基板上に形成した半導体レーザ(
LD)と変調器を集積した請求項2の集積型光変調器の
実施例を示す図であり、(a)には光の伝搬方向の断面
図、(b)にはA−A’間の断面図、(C)にはB−B
’間の断面図を示した。まずこの集積素子の製造方法を
第5図を用いて簡単に述べる。部分的にグレーティング
を持つ高抵抗InP基板41上にn+InGaAsP(
バンドギャップ波長1.2pm)バッファ層42を(1
511m、 1−InGaAsP(バンドギャップ波長
1.55pm)活性層43を0.311mをMOVPE
法によって成長した後、グレーティング上のi −In
GaAsP活性層43だけを残し、他の部分をn ”
−InGaAsPバッファ層42が露出するまで5i0
2マスクを用い部分的にエツチングし、エツチングされ
た部分に選択的に1−InGaAsP(バンドギャップ
波長1.475pm)光導波路層44を0.3pm成長
する。その結果、1−InGaAsP活性層43とi
−InGaAsP光導波路44は光学的に縦続きに接続
される。5i02マスク剥離後、p+−InPクラッド
層45を1.2pm成長する。その後の製造工程は、光
変調器の第1の実施例の第2図(a)から(d)までが
そのまま適用でき、2回のエツチング工程により、形成
されたメサストライプの両側の、一方は高抵抗InP基
板41が、他方はn+−InGaAsPバッファ層42
が露出する形状を作り、それらを高抵抗InP埋め込み
層46で埋め込む。次にLD部と変調器部との電気的な
分離をとるため、深さlpm、長さ10pmの溝52を
形成する。最後にLD部のp側電極47、n側電極48
、変調器部のp側電極49、n側電極50それぞれ独立
に形成する。基板は研磨により約100¥1mとし、素
子長はへき開により400pmとし、そのうちLD部が
300pm、変調器部が1100pである。また、変調
器のp側電極49の面積はストライプ部で100pmX
100p、配線部で1011mX101l、パッド部で
10100p 1100pである。Figure 5 shows a semiconductor laser (
FIG. 3 is a diagram showing an embodiment of the integrated optical modulator according to claim 2, in which a LD) and a modulator are integrated, in which (a) is a cross-sectional view in the light propagation direction, and (b) is a cross-sectional view between A and A'. Cross-sectional view, (C) shows B-B
A cross-sectional view between ' is shown. First, a method for manufacturing this integrated device will be briefly described using FIG. n+InGaAsP (
(bandgap wavelength 1.2 pm) buffer layer 42 (band gap wavelength 1.2 pm)
511 m, 1-InGaAsP (band gap wavelength 1.55 pm) active layer 43 by MOVPE of 0.311 m
i-In on the grating after being grown by the method
Only the GaAsP active layer 43 is left and the other parts are
-5i0 until InGaAsP buffer layer 42 is exposed
A 1-InGaAsP (bandgap wavelength: 1.475 pm) optical waveguide layer 44 is selectively grown on the etched portion to a thickness of 0.3 pm. As a result, the 1-InGaAsP active layer 43 and i
-InGaAsP optical waveguides 44 are optically connected in series. After removing the 5i02 mask, a p+-InP cladding layer 45 is grown to a thickness of 1.2 pm. For the subsequent manufacturing process, the same as shown in FIGS. 2(a) to 2(d) of the first embodiment of the optical modulator can be applied as is. A high resistance InP substrate 41 and an n+-InGaAsP buffer layer 42 on the other side.
A shape is made in which these are exposed, and they are buried with a high-resistance InP buried layer 46. Next, in order to electrically isolate the LD section and the modulator section, a groove 52 having a depth of 1 pm and a length of 10 pm is formed. Finally, the p-side electrode 47 and n-side electrode 48 of the LD section
, the p-side electrode 49 and the n-side electrode 50 of the modulator section are formed independently. The substrate was polished to a thickness of approximately 100 yen 1 m, and the element length was cleaved to 400 pm, of which the LD portion was 300 pm and the modulator portion was 1100 pm. Furthermore, the area of the p-side electrode 49 of the modulator is 100 pmX in the stripe portion.
100p, the wiring part is 1011m x 101l, and the pad part is 10100p x 1100p.
次にこの実施例の集積型光変調器の動作について説明す
る。電極47.48の間に順方向に電流を流すとLDは
発振し、活性層43と光学的に縦続接続されている光導
波路44を通って光出力51が得られる。LDの発振し
きい値は50mA、波長は1.5511m、また電極1
00mAの時の光出力51は5mWである。変調器部の
電極49.50の間に逆バイアスを印加すると、光導波
路層44を伝搬してる光はフランツケルデイシュ効果に
より吸収され変調を受ける。変調器の動作については第
1図に示した実施例と同様であり、既に説明しであるた
めここでは省略するが、変調器の帯域は50GHz以上
あり、本発明のLDと変調器を集積した集積型光変調器
は超高速変調が可能な光源として用いることができる。Next, the operation of the integrated optical modulator of this embodiment will be explained. When a current is passed in the forward direction between the electrodes 47 and 48, the LD oscillates, and an optical output 51 is obtained through the optical waveguide 44 which is optically cascaded with the active layer 43. The oscillation threshold of the LD is 50 mA, the wavelength is 1.5511 m, and the electrode 1
The optical output 51 at 00 mA is 5 mW. When a reverse bias is applied between the electrodes 49 and 50 of the modulator section, the light propagating through the optical waveguide layer 44 is absorbed and modulated by the Franz Keldysch effect. The operation of the modulator is the same as that of the embodiment shown in Fig. 1, and will not be repeated here since it has already been explained. Integrated optical modulators can be used as light sources capable of ultra-high-speed modulation.
また第5図においては、InP系の材料を用い、DFB
LDと第1図に示す本発明による変調器の第1の実施例
を集積したものについて示したが集積型光変調器の材料
、構造、製造方法は、この実施例に限るものではないこ
とは言うまでもない。例えば高出力化のために出力端面
に無反射膜、反射面を高反射面にしてもよい。In addition, in Fig. 5, InP-based material is used, and DFB
Although an example in which an LD and the first embodiment of the modulator according to the present invention shown in FIG. 1 are integrated is shown, the material, structure, and manufacturing method of the integrated optical modulator are not limited to this embodiment. Needless to say. For example, in order to increase the output, the output end face may be coated with a non-reflective film and the reflective surface may be a highly reflective surface.
また、請求項3の発明の例しとては第1図、第3図に示
した光変調器の構造において、i −InGaAsPガ
イド層の組成を光源の波長より長いバンドギャップ波長
をもつ組成、例えば1.7μmとし、ガイド層で吸収さ
れた光によるフォトカレントをp側電極、n側電極から
検出することで、導波型の光検出器として用いることが
できる。構造、製造方法については第1図から第4図を
用いて光変調器の実施例として詳細に説明したものと同
様である。この場合素子容量が90fF程度まで低減で
きるので超広帯域の光検出器が得られる。Further, as an example of the invention of claim 3, in the structure of the optical modulator shown in FIGS. 1 and 3, the composition of the i-InGaAsP guide layer is a composition having a band gap wavelength longer than the wavelength of the light source. For example, by setting the thickness to 1.7 μm and detecting photocurrent due to light absorbed by the guide layer from the p-side electrode and the n-side electrode, it can be used as a waveguide type photodetector. The structure and manufacturing method are the same as those described in detail as an example of the optical modulator using FIGS. 1 to 4. In this case, since the element capacitance can be reduced to about 90 fF, an ultra-wideband photodetector can be obtained.
次に請求項4から8の製造方法について述べる。Next, the manufacturing method according to claims 4 to 8 will be described.
上記の実施例ではPIN構造を含むメサストライプを形
成するために2回のメサエッチングを行った。請求項4
〜8の方法では1度のメサエッチングで所望のメサスト
ライプが得られる。In the above example, mesa etching was performed twice to form a mesa stripe including a PIN structure. Claim 4
In methods 8 to 8, desired mesa stripes can be obtained by one mesa etching.
第6図及び第7図を用いて請求項4及び5による本発明
の光変調器の第3の実施例の製造方法について述べる。A method of manufacturing a third embodiment of the optical modulator of the present invention according to claims 4 and 5 will be described using FIGS. 6 and 7.
第6図はこの製造方法によって得られる光変調器の構造
の斜視図であり、第7図(aXbXcXd)は部分的に
ストライプ状の第一導電型のバッファ層を有し表面が平
坦な高抵抗半導体基板を製作する工程を示す断面図であ
る。FIG. 6 is a perspective view of the structure of an optical modulator obtained by this manufacturing method, and FIG. 7 (aXbXcXd) is a high-resistance optical modulator with a partially striped buffer layer of the first conductivity type and a flat surface. FIG. 3 is a cross-sectional view showing a process of manufacturing a semiconductor substrate.
第6図に示した光変調器は部分的にストライプ状のn型
のバンドギャップに相当する波長組成1.1−のInG
aAsPバッファ層64を含む高抵抗InP基板61上
にストライプ状のバッファ層の端部の位置に下からn型
InP下クラッド層65、波長組成1.4μmのアンド
ープInGaAsP光導波路66、p型InP上クラッ
ド層67、p ” −InGaAsキャップ層68の多
層構造からメサストライプ69を有している。各層の厚
さはバッファ層64が3pm、下クラッド層65が0.
5μm、光導波路66が0.3pm、上クラッド層67
が1.5pm、キャップ層68が0.5pmである。メ
サストライプの幅は1.5pmである。メサストライプ
69の両側はバッファ層64の上の一部を除いてFeを
ドープした高抵抗InP層70によって埋め込まれてお
り、高抵抗層70の上にp側電極7I層を、また露出し
たバッファ層64の上にn側電極72を有している。光
の人出射面に相当する前後の端面には光の反射を抑制す
るための無反射コーティングか形成されている。素子長
は300μmである。The optical modulator shown in FIG.
On a high-resistance InP substrate 61 including an aAsP buffer layer 64, an n-type InP lower cladding layer 65, an undoped InGaAsP optical waveguide 66 with a wavelength composition of 1.4 μm, and a p-type InP layer are formed at the end of the striped buffer layer. A mesa stripe 69 is formed from the multilayer structure of a cladding layer 67 and a p''-InGaAs cap layer 68.The thickness of each layer is 3 pm for the buffer layer 64 and 0.5 pm for the lower cladding layer 65.
5μm, optical waveguide 66 is 0.3pm, upper cladding layer 67
is 1.5 pm, and the cap layer 68 is 0.5 pm. The width of the mesa stripe is 1.5 pm. Both sides of the mesa stripe 69 are buried with a high-resistance InP layer 70 doped with Fe, except for a part above the buffer layer 64, and a p-side electrode 7I layer is placed on the high-resistance layer 70, and the exposed buffer An n-side electrode 72 is provided on the layer 64. A non-reflective coating is formed on the front and rear end surfaces, which correspond to the light exit surfaces, to suppress reflection of light. The element length is 300 μm.
次に本素子の製造方法を第7図を用いて説明する。第7
図(a)では5i02膜63をエツチングマスクとして
高抵抗InP基板61に深さ3pmのストライプ状の溝
62をケミカルエツチングにより形成したのち、同じ5
i02膜63をマスクとしてn −InGaAsPバッ
ファ層64を溝62の中に選択的にハイドライドVPE
法により平坦になるまで形成する。第7図(b)では5
i02膜63を除去したのち全面にn −InP下クラ
ッド層65、アンドープ(i層ンInGaAsP光導波
路層66、p −InP上クラッド層67、p ” −
InGaAsキャップ層68を順にMO−VPE法によ
り結晶成長する。第7図(C)ではバッファ層64のス
トライプの端部位置にメサストライプ69をフォトリン
グラフィとエツチングにより形成したのちに、MO−V
PE法によりその両側をFeドープInP高抵抗ブロッ
ク層70で埋め込む。メサストライプ69を形成する際
は、メサ69の幅が1.511mとなり、かつメサ69
の一方の裾において高抵抗基板61が、他方の裾におい
てバッファ層64が露出するようにエツチング深さと幅
を想定して加工する。第7図(d)ではバッファ層64
の上の一部の高抵抗層70だけを、例えばInPのみを
選択的にエツチングするエッチャントであるHCIを用
いて除去し、その後キャップ層68及び高抵抗ブロック
層70の上にTi/Pt/Auからなる電極7I層を、
また露出したバッファ層64の上にはAuGeNiから
なる電極72をそれぞれスパッタ法および熱蒸着法によ
り形成する。そしてへき開により素子分離された各素子
の両端面にSiNxからなる無反射コーテイング膜をス
パッタ法により形成する。Next, a method for manufacturing this device will be explained using FIG. 7. 7th
In Figure (a), a striped groove 62 with a depth of 3 pm is formed in a high-resistance InP substrate 61 by chemical etching using the 5i02 film 63 as an etching mask, and then
Using the i02 film 63 as a mask, the n-InGaAsP buffer layer 64 is selectively formed into the groove 62 using hydride VPE.
Form it until it becomes flat by the method. In Figure 7(b), 5
After removing the i02 film 63, an n-InP lower cladding layer 65, an undoped (i-layer) InGaAsP optical waveguide layer 66, a p-InP upper cladding layer 67, and a p-InP upper cladding layer 67 are formed on the entire surface.
An InGaAs cap layer 68 is successively crystal-grown by MO-VPE. In FIG. 7(C), after forming a mesa stripe 69 at the end position of the stripe of the buffer layer 64 by photolithography and etching, the MO-V
Both sides thereof are filled with Fe-doped InP high-resistance block layers 70 using the PE method. When forming the mesa stripe 69, the width of the mesa 69 is 1.511 m, and the mesa 69
The etching depth and width are assumed to be such that the high-resistance substrate 61 is exposed at one hem and the buffer layer 64 is exposed at the other hem. In FIG. 7(d), the buffer layer 64
Only a portion of the high-resistance layer 70 on the cap layer 68 and the high-resistance block layer 70 is removed using, for example, HCI, which is an etchant that selectively etches only InP. The electrode 7I layer consisting of
Furthermore, an electrode 72 made of AuGeNi is formed on the exposed buffer layer 64 by sputtering and thermal evaporation, respectively. Then, a non-reflection coating film made of SiNx is formed by sputtering on both end faces of each element separated by cleavage.
このようにして得られた第7図に示した半導体光変調器
は、素子容量が0.25pFであり、波長1.5511
mの光を入力した時の変調帯域として26GHzを得る
ことができた。これらの性能は従来の素子の約2倍の改
善になっている。The semiconductor optical modulator shown in FIG. 7 thus obtained has an element capacitance of 0.25 pF and a wavelength of 1.5511 pF.
It was possible to obtain a modulation band of 26 GHz when inputting light of 26 GHz. These performances are about twice as improved as those of conventional devices.
尚本実施例しではバッファ層64の組成をInGaAs
Pとしたが、バッファ層64はn −InPからなって
いてもよい。この製造方法では第7図(C)での1回の
メサエッチングにより、メサストライプの片方は高抵抗
基板、他方は、バッファ層64を露出させることができ
る。メサエッチングが1度で良く、メサエッチング時の
フォトリソグラフィも容易に行えるので歩留り、均一性
が従来の2倍に向上した。In this embodiment, the composition of the buffer layer 64 is InGaAs.
Although P is used, the buffer layer 64 may be made of n-InP. In this manufacturing method, one mesa etching as shown in FIG. 7(C) can expose the high resistance substrate on one side of the mesa stripe and the buffer layer 64 on the other side. Mesa etching only needs to be done once, and photolithography during mesa etching can be easily performed, resulting in yields and uniformity that are twice as high as conventional methods.
請求項6.7.8はそれぞれ請求項5と同様に部分的に
ストライプ状の第一導電型バッファ層を有し表面が平坦
な高抵抗基板を作る方法に関するものである。第8図は
請求項6の方法を説明する図である。第8図(a)では
深さ3pmの溝73を形成した高抵抗基板61の全面に
MO−VPE法によりn−InGaAsPバッファ層6
4を約3pmの厚さに成長させる。その上にフォトレジ
スト74(例えばヘキスト社のAZシリーズ)をスピン
塗布すると、フォトレジスト74は半導体基板上をほぼ
平坦に覆う。第8図(b)ではその上からりアクティブ
イオンビームエツチング法(RIBE)によりフォトレ
ジスト74及び半導体層を等速でエツチングする。この
ような等速エツチングは反応ガスとしてAr、 02.
MCIの混合ガスをもちいて、その混合比を適当に調
整すれば実現できる。エツチングば溝73以外の領域で
高抵抗基板61が露出した時点で終了し、残存レジスト
74があればそれを除去する。こうして得られた基板は
基板表面の平坦性が良いため後の工程の制御性、歩留り
が良く、また面内均一性も一層良好である。Claims 6, 7, and 8 each relate to a method of manufacturing a high-resistance substrate having a partially striped buffer layer of the first conductivity type and having a flat surface, similar to claim 5. FIG. 8 is a diagram illustrating the method of claim 6. In FIG. 8(a), an n-InGaAsP buffer layer 6 is formed by MO-VPE on the entire surface of a high-resistance substrate 61 in which a groove 73 with a depth of 3 pm is formed.
4 to a thickness of about 3 pm. When a photoresist 74 (eg, Hoechst's AZ series) is spin-coated thereon, the photoresist 74 covers the semiconductor substrate substantially evenly. In FIG. 8(b), the photoresist 74 and the semiconductor layer are etched at a constant speed by active ion beam etching (RIBE). Such isokinetic etching uses Ar as a reactive gas, 02.
This can be achieved by using a mixed gas of MCI and adjusting the mixing ratio appropriately. The etching process ends when the high resistance substrate 61 is exposed in areas other than the grooves 73, and the remaining resist 74, if any, is removed. The substrate thus obtained has a good substrate surface flatness, so the controllability and yield of subsequent steps are good, and the in-plane uniformity is even better.
請求項7の発明の製造方法は高抵抗基板の一部分にn型
に転換せしめる不純物をイオン注入または拡散する方法
である。イオン注入の場合にはSi+を不純物イオンと
して用いればn型の半導体が得られる。拡散による場合
もやはりSiを不純物として用いる。第9図はSi拡散
の方法を説明する図である。第9図(a)では高抵抗基
板61の上に部分的にアモルファス5i75を形成し、
全面をSiN膜76で覆う。第9図(b)では約800
°C近い高温で熱処理を行ない、Siを拡散させた後S
iN膜76およびアモルファス5i75を除去する。こ
の一方法で得られる半導体基板表面は完全に平坦である
ため、メサストライプの形成が請求項5,6の方法より
も容易になる。またDFBレーザ等との集積を行う場合
に必要な回折格子の製作が容易になるなどの利点を有し
ている。尚ここでは高抵抗半導体をn型に転換させる例
を述べたが、バッファ層4はp型であってもよく、Si
の代わりに、p型不純物であるZnやCd等を拡散して
もよい。但しこの場合は他の全ての半導体層の導電性を
逆にする必要がある。The manufacturing method according to the seventh aspect of the invention is a method of ion-implanting or diffusing impurities that convert a portion of a high-resistance substrate into n-type. In the case of ion implantation, an n-type semiconductor can be obtained by using Si+ as an impurity ion. In the case of diffusion, Si is also used as an impurity. FIG. 9 is a diagram illustrating a method of Si diffusion. In FIG. 9(a), amorphous 5i75 is partially formed on a high resistance substrate 61,
The entire surface is covered with a SiN film 76. Approximately 800 in Figure 9(b)
After heat treatment at a high temperature close to °C to diffuse Si, S
The iN film 76 and the amorphous 5i 75 are removed. Since the semiconductor substrate surface obtained by this method is completely flat, mesa stripes can be formed more easily than in the methods of claims 5 and 6. It also has the advantage that it is easy to manufacture the diffraction grating required when integrating with a DFB laser or the like. Although an example of converting a high-resistance semiconductor to an n-type has been described here, the buffer layer 4 may be of a p-type, and may be made of Si.
Instead, a p-type impurity such as Zn or Cd may be diffused. However, in this case, it is necessary to reverse the conductivity of all other semiconductor layers.
第10図に請求項8の製造方法を説明する図を示す。第
10図(a)では高抵抗基板61の上全面にn −In
Pバッファ層64を約3pmの厚さに形成する。第10
図(b)では一部分に半導体を高抵抗化せしめるイオン
をバッファ層64の厚さよりも深く注入する。イオンと
してはB+やB+を用いれば良い。その結果、高抵抗基
板61の表面に部分的にn型のバッファ層64を形成で
きる。この方法は請求項7の方法よりもバッファ層4の
厚さを厚くできる利点を有している。これはB+やB+
といったイオンの方がSi+よりらも深く注入できるた
めである。これによりバッファ層の設計の自由度が大き
くできる。FIG. 10 shows a diagram illustrating the manufacturing method according to claim 8. In FIG. 10(a), the entire upper surface of the high resistance substrate 61 is covered with n-In.
A P buffer layer 64 is formed to a thickness of about 3 pm. 10th
In FIG. 6B, ions that increase the resistance of the semiconductor are implanted deeper than the thickness of the buffer layer 64 in a portion thereof. B+ or B+ may be used as the ion. As a result, an n-type buffer layer 64 can be partially formed on the surface of the high-resistance substrate 61. This method has the advantage that the thickness of the buffer layer 4 can be made thicker than the method of claim 7. This is B+ or B+
This is because such ions can be implanted more deeply than Si+. This increases the degree of freedom in designing the buffer layer.
本発明の請求項4〜8の製造方法で作成した光変調器集
積型変調器光検出器は、請求項1〜3の実施例で示した
ものと同等の特性が得られる。また歩留り均一性は従来
の2倍向上する。The optical modulator integrated type modulator photodetector produced by the manufacturing method according to claims 4 to 8 of the present invention can obtain characteristics equivalent to those shown in the embodiments according to claims 1 to 3. Furthermore, the yield uniformity is improved by twice that of the conventional method.
以上述べた実施例ではn型、p型を入れがえても同様の
効果がある。また光導波路層は多層量子井戸構造であっ
てもよい。また材料はInGaAsP活性層Pに限らず
InGaAs/InAlAs系やAlGaAs/GaA
s系、AIGaInP/GaInP/GaAs系等通常
の半導体レーザや半導体へテロ接合検出器で用いられる
材料を使うことができる。また高抵抗層としてFeドー
プInPを用いたがCoやTi等等地ドーパントをドー
プした高抵抗半導体層でもよいし、ポリイミドのような
高抵抗誘電体を用いてもよい。ポリイミドは半導体と熱
膨張係数が異なるので半導体層にストレスかがかること
が考えられるが、溝の幅を小さくしてポリイミドの体積
を小さくする等してストレスを低減して使えば信頼性に
影響しない。半導体レーザのように発熱するものでは高
抵抗半導体の方がより好ましいが、光変調器や光検出器
では簡便に形成できるので有効である。In the embodiments described above, the same effect can be obtained even if the n-type and p-type are replaced. Further, the optical waveguide layer may have a multilayer quantum well structure. In addition, the material is not limited to InGaAsP active layer P, but also InGaAs/InAlAs and AlGaAs/GaA.
Materials used in normal semiconductor lasers and semiconductor heterojunction detectors, such as s-based and AIGaInP/GaInP/GaAs-based materials, can be used. Furthermore, although Fe-doped InP is used as the high-resistance layer, a high-resistance semiconductor layer doped with a dopant such as Co or Ti may be used, or a high-resistance dielectric such as polyimide may be used. Polyimide has a different coefficient of thermal expansion than semiconductors, so it is possible that stress will be applied to the semiconductor layer, but if the stress is reduced by reducing the width of the groove and the volume of polyimide, etc., reliability will not be affected. . High-resistance semiconductors are more preferable for devices that generate heat, such as semiconductor lasers, but are effective for optical modulators and photodetectors because they can be easily formed.
(発明の効果)
以上詳細に説明したように本発明によれば超高速変調が
可能な光変調器、集積型光変調器や光検出器が得られる
。また本発明の製造方法によれば歩留りが従来の2倍に
向上する。(Effects of the Invention) As described above in detail, according to the present invention, an optical modulator, an integrated optical modulator, and a photodetector capable of ultra-high-speed modulation can be obtained. Further, according to the manufacturing method of the present invention, the yield is twice as high as that of the conventional method.
第1図は本発明の光変調器の第1の実施例を示す図であ
り、第2図(a)〜(e)はその製造工程を示す図であ
り、第3図は本発明の光変調器の第2の実施例を示す図
であり、第4図(a)〜(d)はその製造工程を示す図
であり、第5図は本発明による半導体レーザと光変調器
を集積した集積型光変調器の一実施例を示す図である。
第6図は本発明の光変調器の第3の実施例を示す図であ
る。第7図(a)〜(d)はその製造工程を示す図であ
る。第8図、第9図、第10図はそれぞれ部分的に第一
導電型のバッファ層を有する高抵抗基板を製作する工程
を示す図である。
各図において
1、21.41.61は高抵抗基板、2.22.64は
バッファ層3、23.44.66は光導波路層、4.2
4.45はクラッド層、5、25.46.70は高抵抗
層、6.265.47.49.71はp側電極、7.2
7.48.50.72はn側電極、8,29は入射光、
9゜30は出射光、10.31.32.33.63は5
i02膜、11.74はフォトレジスト、28は5i0
2パツシベーシヨン膜、42はn −InGaAsP
クラッド層、43はi −InGaAsP活性層、51
は光出力、52.62.73は溝、65は下クラッド層
、67は上クラッド層、68はキャップ層、69はメサ
ストライプ、75はアモルファスシリコン、76はSi
N膜、である。FIG. 1 is a diagram showing a first embodiment of the optical modulator of the present invention, FIGS. 2(a) to (e) are diagrams showing the manufacturing process thereof, and FIG. 4(a) to 4(d) are diagrams showing the manufacturing process thereof, and FIG. 5 is a diagram showing a second embodiment of the modulator, and FIG. 5 is a diagram showing the manufacturing process of the second embodiment of the modulator. FIG. 2 is a diagram illustrating an example of an integrated optical modulator. FIG. 6 is a diagram showing a third embodiment of the optical modulator of the present invention. FIGS. 7(a) to 7(d) are diagrams showing the manufacturing process. FIG. 8, FIG. 9, and FIG. 10 are diagrams each showing a process of manufacturing a high-resistance substrate having a buffer layer of the first conductivity type partially. In each figure, 1, 21.41.61 is a high resistance substrate, 2.22.64 is a buffer layer 3, 23.44.66 is an optical waveguide layer, 4.2
4.45 is the cladding layer, 5, 25.46.70 is the high resistance layer, 6.265.47.49.71 is the p-side electrode, 7.2
7, 48, 50, 72 are n-side electrodes, 8, 29 are incident lights,
9°30 is the output light, 10.31.32.33.63 is 5
i02 film, 11.74 is photoresist, 28 is 5i0
2 passivation film, 42 is n-InGaAsP
cladding layer, 43 i-InGaAsP active layer, 51
is optical output, 52, 62, 73 is groove, 65 is lower cladding layer, 67 is upper cladding layer, 68 is cap layer, 69 is mesa stripe, 75 is amorphous silicon, 76 is Si
N film.
Claims (8)
するPIN構造を備えたストライプ状のメサと該ストラ
イプ状のメサの両側面の高抵抗層と前記半導体光導波路
層に電界を印加する手段とを備えることを特徴とする光
変調器。(1) Applying an electric field to a striped mesa having a PIN structure with an I layer as a semiconductor optical waveguide layer on a high resistance semiconductor substrate, high resistance layers on both sides of the striped mesa, and the semiconductor optical waveguide layer. An optical modulator comprising means for:
板上に半導体レーザが形成され、該半導体レーザの発振
光と前記光変調器の光導波路層とが光学的に結合する位
置関係にあることを特徴とする集積型光変調器。(2) In the optical modulator according to claim 1, a semiconductor laser is formed on the same high-resistance semiconductor substrate, and the oscillation light of the semiconductor laser and the optical waveguide layer of the optical modulator are in a positional relationship such that they are optically coupled. An integrated optical modulator characterized by:
N構造を備えたストライプ状のメサと該ストライプ状の
メサの両側面の高抵抗層と前記光吸収層からの光電流を
検知する手段を備えることを特徴とする光検出器。(3) PI with I layer as light absorption layer on high resistance semiconductor substrate
A photodetector comprising a striped mesa having an N structure, high resistance layers on both sides of the striped mesa, and means for detecting photocurrent from the light absorption layer.
を有し、表面が平坦な高抵抗半導体基板上に、少なくと
も第一導電型半導体層、i型半導体層、第二導電型半導
体層を順に含む半導体多層を形成する工程と、前記バッ
ファ層と前記高抵抗基板の一方の境界に沿ったストライ
プ状のマスクを前記半導体多層上に形成する工程とこの
マスクを用いてメサストライプの一方の側では前記高抵
抗基板、他方の側ではバッファ層を露出するようエッチ
ングし、メサストライプを形成する工程と、前記メサス
トライプの両側面に高抵抗層を形成し、ほぼ平坦な表面
とする工程と、前記高抵抗層の一部を除去し露出した前
記バッファ層の上に第1の電極を形成する工程と、前記
メサストライプの上に第2の電極を形成する工程、とを
備えることを特徴とする光変調器、または集積型光変調
器または光検出器の製造方法。(4) At least a first conductivity type semiconductor layer, an i-type semiconductor layer, and a second conductivity type semiconductor layer on a high-resistance semiconductor substrate having a partially striped first conductivity type buffer layer and having a flat surface. forming a striped mask on the semiconductor multilayer along one boundary between the buffer layer and the high-resistance substrate; A step of etching to expose the high resistance substrate on one side and a buffer layer on the other side to form a mesa stripe, and a step of forming a high resistance layer on both sides of the mesa stripe to form a substantially flat surface. , comprising the steps of forming a first electrode on the buffer layer exposed by removing a part of the high resistance layer, and forming a second electrode on the mesa stripe. A method for manufacturing an optical modulator, or an integrated optical modulator or photodetector.
バッファ層を有し、表面が平坦な高抵抗半導体基板を作
る方法が高抵抗半導体基板上にストライプ状の誘電体膜
を形成する工程と、その誘電体膜をマスクとしてエッチ
ングにより溝を形成する工程と、その誘電体膜をマスク
として該溝の中に結晶成長により第一導電型バッファ層
を表面が平坦になるまで形成する工程と、前記誘電体膜
をエッチングにより除去する工程、とを備えることを特
徴とする請求項4の製造方法。(5) The method of manufacturing a high-resistance semiconductor substrate having a partially striped buffer layer of the first conductivity type and having a flat surface according to claim 4 forms a striped dielectric film on a high-resistance semiconductor substrate. A step of forming a groove by etching using the dielectric film as a mask, and forming a first conductivity type buffer layer by crystal growth in the groove using the dielectric film as a mask until the surface becomes flat. 5. The manufacturing method according to claim 4, comprising the steps of: and removing the dielectric film by etching.
バッファ層を有し、表面が平坦な高抵抗半導体基板を作
る方法が高抵抗半導体基板上にストライプ状の誘電体膜
を形成する工程とその誘電体膜をマスクとしてエッチン
グにより溝を形成する工程と、その誘電体膜を除去する
工程と、全面にほぼ均等な厚さの第一導電型バッファ層
を形成する工程と、前記バッファ層の上に基板表面の溝
をほぼ平坦に埋めるようにフォトレジストを塗布する工
程と前記フォトレジスト及び半導体に対し等速のエッチ
ング速度を示す気相エッチング法を用いて前記溝の部分
を除いて高抵抗基板が露出するまで前記フォトレジスト
及びバッファ層の一部を除去する工程と、前記溝に残存
するフォトレジストを除去する工程を備えることを特徴
とする請求項4の製造方法。(6) The method of manufacturing a high-resistance semiconductor substrate having a partially striped buffer layer of the first conductivity type and having a flat surface according to claim 4 forms a striped dielectric film on a high-resistance semiconductor substrate. a step of forming a groove by etching using the dielectric film as a mask; a step of removing the dielectric film; a step of forming a first conductivity type buffer layer with a substantially uniform thickness over the entire surface; A process of applying a photoresist on the buffer layer so as to fill the grooves on the substrate surface almost flatly, and removing the groove portions using a vapor phase etching method that exhibits a uniform etching rate for the photoresist and the semiconductor. 5. The manufacturing method according to claim 4, further comprising the steps of: removing a portion of the photoresist and buffer layer until the high-resistance substrate is exposed; and removing the photoresist remaining in the groove.
バッファ層を有し表面が平坦な高抵抗基板を作る工程が
高抵抗基板の前記ストライプ状の部分にのみ第一導電型
となる不純物をイオン注入又は拡散により導入する工程
を備えることを特徴とする請求項4の製造方法。(7) The step of producing a high-resistance substrate having a partially striped buffer layer of the first conductivity type and having a flat surface according to claim 4 includes forming the buffer layer of the first conductivity type only in the striped portion of the high-resistance substrate. 5. The manufacturing method according to claim 4, further comprising the step of introducing an impurity by ion implantation or diffusion.
バッファ層を有し表面が平坦な高抵抗基板を作る工程が
高抵抗基板上に第一導電型バッファ層を全面に形成する
工程と、部分的に第一導電型バッファ層を高抵抗化する
イオンを注入する工程を備えることを特徴とする請求項
4の製造方法。(8) The step of producing a high-resistance substrate having a partially striped buffer layer of the first conductivity type and having a flat surface according to claim 4 includes forming the buffer layer of the first conductivity type on the entire surface of the high-resistance substrate. 5. The manufacturing method according to claim 4, further comprising the step of implanting ions to partially increase the resistance of the first conductivity type buffer layer.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1340101A JP2540964B2 (en) | 1989-12-27 | 1989-12-27 | Optical modulator, integrated optical modulator, photodetector, and manufacturing method thereof |
CA 2033246 CA2033246C (en) | 1989-12-27 | 1990-12-27 | Optical semiconductor device |
DE69019498T DE69019498T2 (en) | 1989-12-27 | 1990-12-27 | Optical semiconductor device. |
EP90125516A EP0437836B1 (en) | 1989-12-27 | 1990-12-27 | Optical semiconductor device |
US08/307,036 US5825047A (en) | 1989-12-27 | 1994-09-16 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1340101A JP2540964B2 (en) | 1989-12-27 | 1989-12-27 | Optical modulator, integrated optical modulator, photodetector, and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03198025A true JPH03198025A (en) | 1991-08-29 |
JP2540964B2 JP2540964B2 (en) | 1996-10-09 |
Family
ID=18333729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1340101A Expired - Lifetime JP2540964B2 (en) | 1989-12-27 | 1989-12-27 | Optical modulator, integrated optical modulator, photodetector, and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2540964B2 (en) |
CA (1) | CA2033246C (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104536A (en) * | 1992-09-24 | 1994-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Fabrication of semiconductor waveguide type element |
JPH11220205A (en) * | 1998-01-30 | 1999-08-10 | Sharp Corp | Semiconductor laser element and manufacture thereof |
JP2002139717A (en) * | 2000-11-06 | 2002-05-17 | Mitsubishi Electric Corp | Optical modulator and method of manufacturing for the same as well as optical semiconductor device |
WO2012124830A1 (en) * | 2011-03-17 | 2012-09-20 | 日本碍子株式会社 | Optical modulation element |
JP2013007952A (en) * | 2011-06-27 | 2013-01-10 | Fujitsu Ltd | Optical semiconductor integrated device and method of manufacturing the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358891B2 (en) | 2007-12-14 | 2013-01-22 | Nec Corporation | Waveguide type optical device |
-
1989
- 1989-12-27 JP JP1340101A patent/JP2540964B2/en not_active Expired - Lifetime
-
1990
- 1990-12-27 CA CA 2033246 patent/CA2033246C/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104536A (en) * | 1992-09-24 | 1994-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Fabrication of semiconductor waveguide type element |
JPH11220205A (en) * | 1998-01-30 | 1999-08-10 | Sharp Corp | Semiconductor laser element and manufacture thereof |
JP2002139717A (en) * | 2000-11-06 | 2002-05-17 | Mitsubishi Electric Corp | Optical modulator and method of manufacturing for the same as well as optical semiconductor device |
WO2012124830A1 (en) * | 2011-03-17 | 2012-09-20 | 日本碍子株式会社 | Optical modulation element |
JP5363679B2 (en) * | 2011-03-17 | 2013-12-11 | 日本碍子株式会社 | Light modulation element |
US8712204B2 (en) | 2011-03-17 | 2014-04-29 | Ngk Insulators, Ltd. | Optical modulation element |
JP2013007952A (en) * | 2011-06-27 | 2013-01-10 | Fujitsu Ltd | Optical semiconductor integrated device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2540964B2 (en) | 1996-10-09 |
CA2033246C (en) | 1995-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5825047A (en) | Optical semiconductor device | |
JP3104789B2 (en) | Semiconductor optical device and method of manufacturing the same | |
EP0827243A1 (en) | Optical semiconductor device and method for making the same | |
EP0846967B1 (en) | Optical semiconductor device and method of fabricating the same | |
JP2870632B2 (en) | Semiconductor optical integrated circuit and method of manufacturing the same | |
JP2587628B2 (en) | Semiconductor integrated light emitting device | |
JP2701569B2 (en) | Method for manufacturing optical semiconductor device | |
Walpole et al. | Diffraction-limited 1.3-μm-wavelength tapered-gain-region lasers with> 1-W CW output power | |
JPH04397B2 (en) | ||
US6574258B2 (en) | Semiconductor laser having an active layer provided between two different conduction types of semiconductor layers, and optical modules and communication systems formed therewith | |
US5321716A (en) | Distributed Feedback semiconductor laser with controlled phase shift | |
JP2827411B2 (en) | Optical semiconductor device and method of manufacturing the same | |
JPH03198025A (en) | Optical modulator and integratation type optical modulator and photodetector as well as production thereof | |
JPH04105383A (en) | Manufacture of optical semiconductor element | |
JPH01319986A (en) | Semiconductor laser device | |
JP2882335B2 (en) | Optical semiconductor device and method for manufacturing the same | |
JPH06112595A (en) | Fabrication of semiconductor optical functional element | |
JP2001044566A (en) | Semiconductor laser and manufacture thereof | |
US5727016A (en) | Spatially coherent diode laser with lenslike media and feedback from straight-toothed gratings | |
JP2605911B2 (en) | Optical modulator and photodetector | |
JP2770722B2 (en) | Manufacturing method of tunable semiconductor laser | |
CN115280609A (en) | Optical device | |
JP2001148542A (en) | Optical semiconductor device, manufacturing method therefor and optical communication apparatus | |
KR100228395B1 (en) | Complex-coupled distributed feedback laser device using semi-insulated gallium arsenide diffraction grating | |
JPH03291617A (en) | Integrated type optical modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |