JPH03192445A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPH03192445A JPH03192445A JP1331302A JP33130289A JPH03192445A JP H03192445 A JPH03192445 A JP H03192445A JP 1331302 A JP1331302 A JP 1331302A JP 33130289 A JP33130289 A JP 33130289A JP H03192445 A JPH03192445 A JP H03192445A
- Authority
- JP
- Japan
- Prior art keywords
- physical address
- real memory
- register
- memory
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮想計算機のもつ仮想記憶装置に付された仮
想アドレスと実メモリに付された物理アドレスの対応付
けに関する。
想アドレスと実メモリに付された物理アドレスの対応付
けに関する。
第２図（ａ）は、仮想計算機（ＶＭ）のもつ仮想記憶装
置（ＶＳ）の仮想アドレスに一定値を加算して実メモリ
の物理アドレスに対応づけるため従来方式を示している
。
置（ＶＳ）の仮想アドレスに一定値を加算して実メモリ
の物理アドレスに対応づけるため従来方式を示している
。
仮想アドレス０が実メモリの物理アドレスαに対応付け
られているＶＭが走行する時は、レジスタ２に値αがセ
ットされ、バス１を通して加算器３に送られる。該ＶＭ
の仮想アドレスに加算され、その加算結果により実メモ
リ５のアクセスするエリアが決定される。
られているＶＭが走行する時は、レジスタ２に値αがセ
ットされ、バス１を通して加算器３に送られる。該ＶＭ
の仮想アドレスに加算され、その加算結果により実メモ
リ５のアクセスするエリアが決定される。
なお、この種の装置としては、例えば特開昭６０−２４
７３５号公報、同５３−１４２１３７号公報等が挙げら
れる。
７３５号公報、同５３−１４２１３７号公報等が挙げら
れる。
前記従来方式によると、ある仮想アドレスでアクセスす
る実メモリのエリアを変更しようとする場合、レジスタ
２に設定する値を変更する以外に手段がないため、例え
ば第２図（ｂ）のような、仮想計算機システムにおいて
、どのＶＭの仮想記憶装置にも対応付られていない実メ
モリのエリア（図中、斜線部）をＶＭ３の仮想記憶装置
と対応付けて、第２図（ｃ）のようなシステム構成にし
ようとした場合、現在実メモリに存在しているＯ８ｌ、
２．３の動作を中止し、第２図（ｃ）の構成になるよう
、Ｏ８１，２，３を再ロードする必要があり、○Ｓ１に
対する処理が無関係なＯ８に影響を与えてしまうという
問題があった。
る実メモリのエリアを変更しようとする場合、レジスタ
２に設定する値を変更する以外に手段がないため、例え
ば第２図（ｂ）のような、仮想計算機システムにおいて
、どのＶＭの仮想記憶装置にも対応付られていない実メ
モリのエリア（図中、斜線部）をＶＭ３の仮想記憶装置
と対応付けて、第２図（ｃ）のようなシステム構成にし
ようとした場合、現在実メモリに存在しているＯ８ｌ、
２．３の動作を中止し、第２図（ｃ）の構成になるよう
、Ｏ８１，２，３を再ロードする必要があり、○Ｓ１に
対する処理が無関係なＯ８に影響を与えてしまうという
問題があった。
本発明は、前記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、各ＶＭへの実メモリの割当をダイナミ
ックに行える仮想計算機システムを提供することにある
。
ックに行える仮想計算機システムを提供することにある
。
前記目的を達成するために、実メモリを一定容量のエレ
メントに分割し、各エレメント毎にそのエレメントの先
頭物理アドレスを保持するレジスタと、そのレジスタを
変更する手段とを設ける。
メントに分割し、各エレメント毎にそのエレメントの先
頭物理アドレスを保持するレジスタと、そのレジスタを
変更する手段とを設ける。
物理アドレス保持レジスタとそのレジスタの変更手段に
より、どの仮想記憶装置とも対応付けられていない実メ
モリのエレメントを、ある仮想記憶装置と対応づけ、そ
の仮想記憶装置の容量を増加させようとする場合、エレ
メントに対応する物理アドレス保持レジスタを変更する
。
より、どの仮想記憶装置とも対応付けられていない実メ
モリのエレメントを、ある仮想記憶装置と対応づけ、そ
の仮想記憶装置の容量を増加させようとする場合、エレ
メントに対応する物理アドレス保持レジスタを変更する
。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
第１図（ａ）は、仮想アドレスに一定値を加算して実メ
モリに対応付ける従来方式の論理（第２図）に、実メモ
リの各エレメントに対応する物理アドレス保持レジスタ
群７とそのレジスタ群のいずれかにデータを書込むため
の手段６，８を付加したものである。物理アドレス保持
レジスタ群７には対応するメモリエレメントに付された
、物理アドレスを示す値が設定されており、パス８を通
してレジスタ４に、選択する物理アドレス保持レジスタ
群７のもつ物理アドレスを設定し、パス６を通して書き
込み信号と書き込みデータを送ることにより内容を変更
することが出来る。
モリに対応付ける従来方式の論理（第２図）に、実メモ
リの各エレメントに対応する物理アドレス保持レジスタ
群７とそのレジスタ群のいずれかにデータを書込むため
の手段６，８を付加したものである。物理アドレス保持
レジスタ群７には対応するメモリエレメントに付された
、物理アドレスを示す値が設定されており、パス８を通
してレジスタ４に、選択する物理アドレス保持レジスタ
群７のもつ物理アドレスを設定し、パス６を通して書き
込み信号と書き込みデータを送ることにより内容を変更
することが出来る。
第１図（ｂ）は、上記論理を持つ計算機上に仮想計算機
を構築した場合における。物理アドレス保持レジスタ群
７と実メモリ５の状態を表す図である。物理アドレス保
持レジスタに設定されている値、Ｂ ｇ Ａ、。、 Ａ
ｚｌ”’Ａ１１ＨＡ２６”’Ａ２ＢＨＡ２゜・・・Ａ３
□Ｃｏ、Ｃ工は各々対応するメモリエレメント０，１．
・・・・・・ｋ、に＋１の物理アドレスを示しており、
どの２つの値も等しくない。又、各値はメモリエレメン
トの容量の整数倍の値である。つまり、保持レジスタの
値は対応するエレメントの先頭バイトの物理アドレスを
示している。そして、Ａｉｊ＋１＝Ａｉｊ＋α（α＝メ
モリエレメントの容量）の関係が成立する。この関係に
よりＡ１゜、Ａ１□。
を構築した場合における。物理アドレス保持レジスタ群
７と実メモリ５の状態を表す図である。物理アドレス保
持レジスタに設定されている値、Ｂ ｇ Ａ、。、 Ａ
ｚｌ”’Ａ１１ＨＡ２６”’Ａ２ＢＨＡ２゜・・・Ａ３
□Ｃｏ、Ｃ工は各々対応するメモリエレメント０，１．
・・・・・・ｋ、に＋１の物理アドレスを示しており、
どの２つの値も等しくない。又、各値はメモリエレメン
トの容量の整数倍の値である。つまり、保持レジスタの
値は対応するエレメントの先頭バイトの物理アドレスを
示している。そして、Ａｉｊ＋１＝Ａｉｊ＋α（α＝メ
モリエレメントの容量）の関係が成立する。この関係に
よりＡ１゜、Ａ１□。
・・・・・・Ａ工、に対応するメモリエレメントは連続
した物理アドレスを持つことになり、ＶＭＩの仮想記憶
装置（ＶＳＩ）は実メモリの物理アドレスＡ工。
した物理アドレスを持つことになり、ＶＭＩの仮想記憶
装置（ＶＳＩ）は実メモリの物理アドレスＡ工。
より始まる連続したエリアに対応付けられていることに
なる。
なる。
Ａ２゜、Ａ２１・・・Ａ２ゎ、又はＡ、。、Ａ、１・・
・Ａ１．も同様でありそれぞれＶＭ２．ＶＭ３の仮想記
憶装置ＶＳＩ、ＶＳ２と対応づけられており、各々に○
Ｓｌ、Ｏ８２，Ｏ３３がロードされている。
・Ａ１．も同様でありそれぞれＶＭ２．ＶＭ３の仮想記
憶装置ＶＳＩ、ＶＳ２と対応づけられており、各々に○
Ｓｌ、Ｏ８２，Ｏ３３がロードされている。
このような構成にある仮想計算機システムにおいて、ど
のｖＳとも対応づけられていないメモリエレメント０を
ｖＳ３と対応づけてＶＭＩのもつ仮想記憶装置の容量を
増そうとする場合、エレメントに、に＋１にロードされ
ている制御プログラム（ｃｐ）がまずＶＭＳの最高位エ
レメントの物理アドレスＡ ３ ｆｉにエレメント容量
を加算した値Ａ３゜＋、に対応付けられている他のｖＳ
が存在するかどうか調べ、存在しなければ、第１図（ａ
）のレジスタ４にエレメント０の物理アドレスＢを設定
し、パス６を通して、書込信号と値Ａ ３ ｗ ” ｚ
を送る。これで、レジスタ４の値によりエレメントＯの
物理アドレス保持レジスタが選択され、送られて来た値
Ａ。＋、が書き込まれる。
のｖＳとも対応づけられていないメモリエレメント０を
ｖＳ３と対応づけてＶＭＩのもつ仮想記憶装置の容量を
増そうとする場合、エレメントに、に＋１にロードされ
ている制御プログラム（ｃｐ）がまずＶＭＳの最高位エ
レメントの物理アドレスＡ ３ ｆｉにエレメント容量
を加算した値Ａ３゜＋、に対応付けられている他のｖＳ
が存在するかどうか調べ、存在しなければ、第１図（ａ
）のレジスタ４にエレメント０の物理アドレスＢを設定
し、パス６を通して、書込信号と値Ａ ３ ｗ ” ｚ
を送る。これで、レジスタ４の値によりエレメントＯの
物理アドレス保持レジスタが選択され、送られて来た値
Ａ。＋、が書き込まれる。
以上によりＶＭ３の仮想記憶装置の拡張部分（第２図す
の斜線部）は実メモリのエレメント０に対応付けられる
。ＶＳ３全体は実メモリの物理アドレスＡ、。から始ま
る連続した領域に対応づけられている。
の斜線部）は実メモリのエレメント０に対応付けられる
。ＶＳ３全体は実メモリの物理アドレスＡ、。から始ま
る連続した領域に対応づけられている。
本発明の実施例によれば、ＶＭＳの仮想記憶装置の容量
を拡張する場合、従来のように、Ｏ８がロードされてい
る実メモリの場所を変更することなく行えるようになる
。
を拡張する場合、従来のように、Ｏ８がロードされてい
る実メモリの場所を変更することなく行えるようになる
。
以上、説明したように、本発明によれば、各ＶＭへの実
メモリの割当をＶＭの動作を中断することなく、ダイナ
ミックに行えるので、システム構築後、そのメモリ構成
に不都合が生じたような場合でも速やかに対応でき、保
守・運用性が向上する。
メモリの割当をＶＭの動作を中断することなく、ダイナ
ミックに行えるので、システム構築後、そのメモリ構成
に不都合が生じたような場合でも速やかに対応でき、保
守・運用性が向上する。
第１図（ａ）は、本発明の一実施例の構成を示す図、
第１図（ｂ）は、メモリの割当状況を示す図、第２図（
ａ）〜第２図（ｅ）は、従来方式を説明するための図で
ある。
ａ）〜第２図（ｅ）は、従来方式を説明するための図で
ある。
Claims (1)
- １、複数のオペレーティングシステムを同時に走行させ
ることができ、各オペレーティングシステム毎に仮想ア
ドレスを排他的に実メモリの連続した物理アドレスに対
応づけるように構成された仮想計算機システムにおいて
、実メモリをある一定容量のエレメントに分割し、各エ
レメント毎に固有の番号を付加し、物理アドレスとメモ
リエレメントの対応を保持するレジスタと該レジスタを
変更する手段を設け、前記物理アドレスと前記メモリエ
レメントとの対応関係を変更できるように構成したこと
を特徴とする仮想計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331302A JPH03192445A (ja) | 1989-12-22 | 1989-12-22 | 仮想計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331302A JPH03192445A (ja) | 1989-12-22 | 1989-12-22 | 仮想計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192445A true JPH03192445A (ja) | 1991-08-22 |
Family
ID=18242167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331302A Pending JPH03192445A (ja) | 1989-12-22 | 1989-12-22 | 仮想計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196005A (ja) * | 2005-01-14 | 2006-07-27 | Intel Corp | バーチャルマシーンシステムの物理的メモリのバーチャル化 |
-
1989
- 1989-12-22 JP JP1331302A patent/JPH03192445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196005A (ja) * | 2005-01-14 | 2006-07-27 | Intel Corp | バーチャルマシーンシステムの物理的メモリのバーチャル化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7539782B2 (en) | Method of virtualizing I/O resources in a computer system | |
| US6470380B1 (en) | Signal processing device accessible as memory | |
| US5481688A (en) | Information processing system having an address translation table loaded with main/expanded memory presence bits | |
| US5652853A (en) | Multi-zone relocation facility computer memory system | |
| JPS5960652A (ja) | デ−タ処理装置 | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JPH0454652A (ja) | マイクロコンピュータ | |
| JPH0916461A (ja) | 仮想メモリ・システム内で効率的な共用メモリを提供するためのシステムおよび方法 | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| US5369750A (en) | Method and apparatus for configuring multiple absolute address spaces | |
| JPH096668A (ja) | コンピュータ・システム内で共用仮想セグメント識別を使用して共用メモリを提供するシステムおよび方法 | |
| JPS6126152A (ja) | アドレスチエツク方式 | |
| JPH03192445A (ja) | 仮想計算機システム | |
| JPH0430231A (ja) | 主記憶アドレッシング方式 | |
| JPH05204760A (ja) | 仮想計算機システムの制御方式 | |
| JPS6290728A (ja) | 割込処理方法 | |
| JP2001051855A (ja) | メモリ分割管理方式 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS62295147A (ja) | 仮想計算機システム | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JP2943401B2 (ja) | 仮想計算機の外部記憶装置割当処理方法 | |
| JPS628245A (ja) | 仮想記憶方式 | |
| JPH01316870A (ja) | ベクトルレジスタ分割制御方式 | |
| JP2742245B2 (ja) | 並列計算機 |