JPH01201751A - メモリー保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサ等で複数のレジスタファイ
ルのバンクを持ち、複数のタスクが時分割等で並列に処
理できるマルチタスク実行システムにおいて、各バンク
が使用できるメモリ空間（ワークエリア等）のアドレス
の上限と下限、及び、各バンクが共有して使用できるメ
モリ空間のアドレスの上限と下限を設定することによっ
て実行中のバンク以外のメモリ空間が破壊されることが
ないようにしたメモリ保護装置に関するものである。

従来の技術 複数のタスクが時分割で並列して処理されるマイルタス
クシステムになると、メモリ上にオペレーティングシス
テム（以下、Ｏ８と略す）も含めた多数のタスクが同時
に存在することになる。このような状況では各タスクの
実行をＯ８が管理しなければならない。また、あるタス
クから他のタスクに対して不法なアクセスなどがあって
はならない。たとえば、ユーザ・プログラムが不法にＯ
８に侵入して、そのＯ８を混乱させたり、他のタスクの
データを書き換える動作等は絶対に許してはならない、
このようなことが行われると、プログラムの暴走、ひい
てはシステムダウンなどにつながる可能性がある。つま
り、各タスクが占有する論理アドレスごとに「ＯＳモー
ドでのみ実行／リード／ライト可能」、「ユーザは実行
のみ可能」などの保護を行う必要がある。

この保護を実行するにあたっては、近年までＯ８の管理
にすべてまかされており、Ｏ８はタスクが切り換わるご
とに、その保護内容を更新し、チエツクしなければなら
なかった。そのため、Ｏ３自体にプログラムミス、ハー
ドエラーなどの誤動作がおこった場合は、メモリの内容
が破壊され、システムダウンに至ることが多かった。

そこで、現在ではメモリ管理ユニット（以下、ＭＭＵと
略す）を併用して、メモリ保護を行う場合が多い。

プログラムや、データモジュールは独立したセグメント
として構成し、論理アドレスでプログラミングするのが
便利である。これらのセグメントを主メモリに格納して
参照する場合、主メモリに対してはハードウェアから定
まる物理アドレスを与えなければならない。この図を第
４図に示す。

論理アドレスでプログラミングされたプログラムを実行
すると、もちろん、プロセッサは論理アドレスを出力す
る、そのため、論理アドレスを物理アドレスに変換する
ハードウェアをプロセッサと主メモリの間におかねばな
らない。これをＭＭＵと言う。

さて、ＭＭＵは論理アドレスを物理アドレスに変換する
ために、各セグメントごとにセグメント・ベース・アド
レスを格納してお（。論理アドレスはセグメント番号と
オフセットで表現され、物理アドレスはセグメント番号
に対応するセグメント・ベース・アドレスを用いて、 物理アドレス＝セグメント・ベース・アドレス＋オフセ
ットの演算式により求められる。

このとき、各セグメントに対し、セグメント・ベース・
アドレスの他にセグメント・サイズ、セグメント属性を
指定する。まず、オフセット値がセグメントサイズを越
えた場合、違反とする。これは隣接する他のセグメント
を破壊する恐れがあるからである。また、セグメント属
性としては種々のものが考えられるが、主に、Ｏ８とユ
ーザ領域の区別、読み出しのみ許可にする領域の区別な
どがある。

プロセッサからはバスサイクルごとに一群のステータス
信号が出力されている。また、バスサイクルが読みだし
サイクルであるか書き込みサイクルであるかを指定する
制御信号も出力されている、ＭＭＵはメモリ参照ごとに
セグメントの属性とこれらの信号を比較するセグメント
サイズ、または、セグメント属性に違反があるのを検出
するとＭＭＵはセグメント違反の信号をプロセッサに送
る。プロセッサは違反信号を受信すると命令の実行を中
断して例外処理を行う。これによって、メモリを保護し
ていた。

発明が解決しようとする課題 しかしながら、上記従来の方法では、セグメントごとに
、セグメント・ベース・アドレス、セグメント・サイズ
、セグメント属性を拡納してお（メモリ空間を主メモリ
とは別に用意する必要があり、ハードウェア上大きな負
担となった。

課題を解決するための手段 本発明は上記従来の問題点を解決するもので、複数のタ
スクに対応する複数のレジスタファイルのバンクを持ち
、バンクごとに使用するメモリ空間のアドレスの上限と
下限を設定し、また、バンク共有で使用するメモリ空間
のアドレスの上限と下限を設定し、出力されるアドレス
が上記メモリ空間範囲内にあるかを判断することによっ
てメモリ保護を実現するものである。

作用 これによって、ハードウェアの負担は比較的軽（すみ、
かつ、メモリ空間に対してもきめ細かい保護をかけるこ
とができる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は、本発明の一実施例におけるメモリ保護の構成
ブロック図である。

この図で、１ａ、１ｂはバンク共有のメモリ空間（ワー
クエリア等）のアドレスの上限Ｂｏ、ＬＭＴＨ及び、下
限Ｂ、、ＬＭＴＬを設定するレジスタであり、２ａ、２
ｂはバンクごとに使用するメモリ空間の上限Ｂ。、ＬＭ
ＴＨ及び下限Ｂ、、ＬＭＴＬを設定するレジスタ群でバ
ンクの数だけあり、３ａ、３ｂはマルチプレクサ（ＭＰ
Ｘ）　、４ａ、４ｂは比較器、５はＡＮＤ回路、６はＯ
Ｒ回路である。

第２図は、複数のバンクを持つマルチタスク実行システ
ムにおいて、現在、バンク１でタスクＡ、バンク２でタ
クスＢ、及び、タクスＤ、バンク３でタスクＣが実行さ
れており、バンク２ではタクスＢがタスクＤをサスペン
ドしている場合のメモリ空間のマツプ図である。ここで
バンク２が−ＲＵＮ−状態の場合、バンク２が使用可能
なメモリ空間は斜線で示した領域となる。

即ち、バンク共有で使用するメモリ空間のアドレスの上
限Ｂ、、ＬＭＴＨと下限Ｂ、、ＬＭＴＬ及び現在”ＲＵ
Ｎ−状態にあるバンクが使用するメモリ空間のアドレス
の上限Ｂ。、ＬＭＴＨと下限Ｂｏ、ＬＭＴＬをあらかじ
め設定しておき、この範囲内だけメモリアクセスを可能
にすればメモリは保護される。

そこで、第１図において、メモリに対し、マイクロプロ
セッサ等からアドレスが出力されると、バンク共有で使
用するメモリ空間にあるかどうかを判別するために比較
器４ａを用いて Ｂｏ、　Ｌ　Ｍ　Ｔ　Ｈ−＋−とＢ　ｃ　、Ｌ　Ｍ　Ｔ
　Ｌ　−＋　ｂとマイクロプロセッサ等から出力される
アドレスを比較する。

そして、そのアドレスがＢｏ、ＬＭＴＨ以下でＢ、、Ｌ
ＭＴＬ以上の場合ＡＮＤ回路５を通してＢｃ、　Ｅ　Ｎ
　Ａ　Ｂ　Ｌ　Ｅが出力される。

また、−ＲＵＮ”状態にあるバンクが使用するメモリ空
間の範囲内であるかどうかを判別するだめに、バンク２
が実行している場合には、Ｂ＋１．　Ｌ　Ｍ　Ｔ　Ｈ−
ｚａからＭ　Ｐ　Ｘ−３ａを用いてＢ　２　、　Ｌ　Ｍ
　Ｔ　Ｈを取り出し、また同様にＢｎ、ＬＭＴＬ−２ｂ
からＢ２．ＬＭＴＬを取り出し、この値とマイクロプロ
セッサ等から出力されるアドレスを比較する。上記と同
様に、そのアドレスが８２　、Ｌ　Ｍ　Ｔ　Ｈ以下でＢ
　ｔ　、Ｌ　Ｍ　Ｔ　Ｌ以上の場合、Ｂｎ、ＥＮＡＢＬ
Ｅが出力される。

そして、Ｂ、、　Ｅ　Ｎ　Ａ　Ｂ　Ｌ　ＥとＢｎ、ＥＮ
ＡＢＬＥの論理和をＯＲ回路６によって得、これをメモ
リアクセス許可信号とする。これはとりも直さず、これ
が出力されている場合は、現在アクセス可能であるメモ
リ空間に対してデータの読み書きを行っていることを示
している。

ここで、メモリ書き込みだけを保護することを考えると
、メモリ保護構成ブロックは第３図のようになる。ここ
で、７はインバーター、８はＡＮＤ回路、９は第１図で
示したメモリ保護の構成ブロックである。

この構成によって、アドレスがマイクロプロセッサ等か
ら出力されるとメモリアクセス許可ブロック９によって
アクセス可能であるメモリ、即ち、ワークエリアである
かどうか判断され、ワークエリア内であり書き込みであ
ればライト信号ＷＥとメモリアクセス許可信号との論理
積がとられ、これをメモリライト信号として利用できる
。また、ワークエリア外であり書き込みであれば、ライ
ト信号ＷＥとメモリアクセス許可信号の反転との論理積
がとられ、これをマイクロプロセッサ等の例外割り込み
として利用で寺る。

発明の効果 以上のように、本発明はマイクロプロセッサ等で複数の
レジスタファイルのバンクをもち、複数のタスクが時分
割等で並列に処理できるマルチタスク実行システムにお
いて、各バンクが使用できるメモリ空間（ワークエリア
等）のアドレスの上限と下限、及び、各バンクが共有し
て使用できるメモリ空間のアドレスの上限と下限を設定
するレジスタ群を持ち、これをマイクロプロセッサ等か
ら出力されるアドレスと比較することによってメモリ保
護が実現される。

これによって、メモリ管理ユニット（ＭＭＵ）を用いた
時と較べてハードウェアの負担は軽くなり、かつ、メモ
リ空間に対してもきめ細かい保護をかけることができる
。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるメモリ保護装置
の構成ブロック図、第２図はメモリ空間のマツプ図、第
３図は書き込み時のみメモリ保護を行う場合の構成ブロ
ック図、第４図は従来例におけるメモリ管理図である。 ｌａ、ｌｂ・・・・・・共有ワークエリアの上限、下限
を設定するレジスタ、２ａ、２ｂ・・・・・・バンクご
とのワークエリアの上限と下限を設定するレジスタ、３
ａ、３ｂ・・・・・・マルチプレクサ、４ａ、４ｂ・・
・・・・比較器、５，８・・・・・・ＡＮＤ回路、６・
・・・・・ＯＲ回路、７・・・・・・インバーター、９
・・・・・・メモリアクセス許可ブロック。 代理人の氏名　弁理士　中尾敏男　はが１名第１図 第２図 メモリ見間　　　　　レヅズタ群　　　　クズり状態第
３図 第４図 （プログ）ムテータもニーｒル）　（１メモリン論理ア
ドシ又と灼理アドレス

Claims (1)

【特許請求の範囲】
1. １つのマイクロプロセッサと、複数のタスクに対応する
   複数のレジスタファイルのバンク、上記レジスタファイ
   ル中に、各バンクごとに使用するメモリ空間（ワークエ
   リア等）のアドレスの上限と下限を設定する第１のレジ
   スタ群、実行中のバンクのレジスタを選択するマルチプ
   レクサプログラム実行時に出力されるアドレスが実行中
   のバンクが使用するメモリ空間範囲内にあるか判断する
   比較器バンク共有で使用するメモリ空間のアドレスの上
   限と下限を設定する第２のレジスタ群、出力されるアド
   レスがバンク共有で使用するメモリ空間範囲内であるか
   判断する比較器をそなえ、これら比較器の判断の結果、
   出力されたアドレスが実行中のバンクで使用可能なメモ
   リ空間であるか、バンク共有で使用可能なメモリ空間で
   あれば、メモリアクセス許可信号を出力し、同許可信号
   をメモリへの書き込み、または、読み出し制御信号にな
   したことを特徴とするメモリー保護装置。