[go: up one dir, main page]

JPH03190156A - 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 - Google Patents

半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Info

Publication number
JPH03190156A
JPH03190156A JP32712189A JP32712189A JPH03190156A JP H03190156 A JPH03190156 A JP H03190156A JP 32712189 A JP32712189 A JP 32712189A JP 32712189 A JP32712189 A JP 32712189A JP H03190156 A JPH03190156 A JP H03190156A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
optical alignment
thickness
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32712189A
Other languages
English (en)
Other versions
JP2692315B2 (ja
Inventor
Sotaro Toki
土岐 荘太郎
Naomi Nakayama
中山 直美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP32712189A priority Critical patent/JP2692315B2/ja
Publication of JPH03190156A publication Critical patent/JPH03190156A/ja
Application granted granted Critical
Publication of JP2692315B2 publication Critical patent/JP2692315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレーム用材の構造的改良
と半導体装置用リードフレームの製造方法の改良とに関
する。特に、半導体装置用リードフレームのインナーリ
ードの平坦領域の幅を十分大きくしながら、このインナ
ーリードのピッチを十分小さくする改良に関する。
〔従来の技術〕
半導体装置用リードフレームとは、例えば42ニッケル
合金等の板を成形して製造した板状体よりなり、半導体
装置の製造工程に使用される中間部材である。この半導
体装置用リードフレームとその製造方法とを、図面を参
照して略述する。
第2図参照 図は、従来技術に係る半導体装置用リードフレームの1
例の平面図である。
図において、10は所望の形状に成形されたリードフレ
ームであり、13は半導体チップ14がその上に搭載さ
れるアイランドであり、このアイランド13は支持バー
15を介して保持バー16に一体的に連結されている。
こ−で、保持バー16は額縁状の形状を有し、支持−バ
ー15を介してアイランド13を支持すると−もに、下
記する接続導体2も支持する。
この接続導体2の一端は、上記のアイランド13の近傍
にこれとは絶縁されて配列され、その他端は、上記のと
おり、保持バー16に一体的に連結されている。17は
半導体チップ14のポンディングパッドであり、半導体
チップ14が上記のアイランド13上に載置された後、
ボンディングワイヤ(図示せず)をもって各接続導体2
と接続されるために使用される。
従来技術に係る半導体装置用リードフレームの製造方法
には、ウェットエツチング法を使用して成形する方法と
プレス打抜き法を使用して成形する方法とがある。
第3図参照 まず、ウェットエツチング法を使用してなす半導体装置
用リードフレームの製造方法について略述する。
図はウェットエツチング法を使用して製造された半導体
装置用リードフレームの接続導体2の断面図の1例(具
体的には、第2図にC−Cをもって示す領域の断面図)
である0図において、2は接続導体2の先端部(ボンデ
ィングがなされる領域であり、以下、この接続導体をイ
ンナーリードと云う、)の上面の平坦な領域の幅であり
(接続導体の長手方向と直交する方向の長さ)であり、
Pはインナーリード2のピッチである。
ウェットエツチング法を使用してなす半導体装置用リー
ドフレームを製造するには、金属板(図示せず)の両面
上にレジスト等の膜(図示せず)を形成し、このレジス
ト膜が形成されている金属板の両面上に、リードフレー
ムの平面パターンを代表するフォトマスクを対接させて
、上記のレジスト等を露光した後現像してエツチング用
マスクを製造する。つぎに、上記のエツチング用マスク
がその上に形成されている金属板の両面からエツチング
液を噴射して、エツチングを実施して金属板を半導体装
置用リードフレームの平面パターンに対応した形状に成
形する。このウェットエツチング工程においては、その
等方性特性にもとづき、いわゆるサイドエツチングは避
は難く、エツチング形状は図示するようになり、その厚
さ方向の中間に突起25が残留することは避は難い、最
後に、使用済みのレジストを除去して、所望の形状に成
形された金属板よりなるリードフレーム10を製造する
第4図参照 つぎに、プレス打抜き法を使用してなす半導体装置用リ
ードフレームの製造方法について説明する0図は、半導
体装置用リードフレームの平面パターンに適合した雄・
雌金型を使用して金属板(図示せず)を打抜いて、リー
ドフレームの形状に成形された金属板よりなるリードフ
レーム10の接続導体2の断面の1例(具体的には第2
図にC−Cをもって示す領域の断面図)である、このプ
レス打抜き法を使用して製造した半導体装置用リードフ
レームの接続導体2の断面は不可避的に台形になる0図
において、l−2′は接続導体2の先端部(ボンディン
グがなされる領域)の上・下面の平坦な領域の幅であり
、Pはインナーリードピッチである。
〔発明が解決しようとする課題〕
上記したとおり、従来技術に係る半導体装置用リードフ
レームにおいては、以下の欠点が避は難い。
半導体チップのポンディングパッドを各接続導体2とボ
ンディング接続するワイヤボンディングの関係上、イン
ナーリード2の少なくとも先端部(ワイヤボンディング
される領域)の上・下面の平坦な領域の幅(第3図・第
4図の2)は、ある程度以上である必要があり、従来技
術においては、最小100n程度必要とされている。
しかし、リードフレームを構成する金属板の厚さが15
0nの場合、ウェットエツチング法を使用しで製造する
と、インナーリードの厚さの中央部に突起25が不可避
的に形成されることは、上記のとおりである。そのため
、インナーリードの少なくとも先端部(ワイヤボンディ
ングされる領域)の上面の平坦な領域の幅(第3図の1
)を大きくしてワイヤボンディング特性を向上しようと
すると、上記の突起25相互間の距離が小さくなり、接
続導体相互間が短絡するおそれが発生するので、インナ
ーリードのピッチPも同時に大きくせざるを得す、従来
技術において可能な最小のインナーリードのピッチPの
値は200nである。
また、リードフレームを構成する金属板の厚さが150
nの場合、打ち抜き法を使用する場合は、上記のとおり
、インナーリードの上面の平坦な領域の幅(第4図の2
)が下面の平坦な領域の幅(第4図の2′)より小さく
なるなるため、インナーリードの少なくとも先端部(ワ
イヤボンディングされる領域)の上面の平坦な領域の幅
!を大きくしてワイヤボンディング特性を向上しようと
すると、下面相互間の距離が小さくなり、接続導体相互
間が短絡するおそれが発生するので、インナーリードの
とッチPも同時に大きくせざるを得す、従来技術におい
て可能な最小なインナーリードのピッチPの値は200
nである。
ところで、最近広く使用されている多用途半導体集積回
路(ASIC)等においてはピン数が増加し、そのため
、インナーリードピッチPを180、n以下にすること
が要求されているが、上記の理由により、インナーリー
ドの上・下面の平垣な領域の幅2・2′を100n以上
にし、しかも、インナーリードピッチPを180n以下
にすることは従来技術においては困難である。
このように、従来技術に係る半導体装置用リードフレー
ムにおいては、インナーリードのピッチPの長さとワイ
ヤポンディングされる領域の幅lとは、二律排反の関係
にあり、両者の要請を同時に満足することは容易ではな
いと云う欠点が避は難い。
本発明の目的は、この欠点を解消することにあり、エツ
チング法を使用して製造された、インナーリードの先端
部の上・下面の平坦な領域の幅が100n以上であり、
且つ、インナーリードピッチが180n以下である半導
体装置用リードフレームを実現するために必要な中間部
材(半導体装置用リードフレーム用材)とこの中間部材
を直接使用してなす半導体装置用リードフレームの製造
方法を提供することにある。
(11Bを解決するための手段〕 上記の第1の目的(半導体装置用リードフレーム用材の
提供)は、金属板の一部領域に開口(11)が形成され
て、前記の金属板の残留した一部領域をもって半導体装
置用リードフレームの接続導体(2)の一部(21)と
厚さが減少されている保持バー(16)と支持バー(1
5)とこの支持バー(15)によって支持されるアイラ
ンド(13)とが形成されて半導体装置用リードフレー
ムの第1の半部(3)が形成されており、金属板の一部
領域に開口(41)が形成されて、前記の金属板の残留
した一部領域をもって半導体装置用リードフレームの接
続導体(2)の残部(22)と厚さが減少されている保
持バー(16)とが形成されて半導体装置用リードフレ
ームの第2の半部(5)が形成されており、前記の半導
体装置用リードフレームの第1の半部(3)の前記の厚
さが減少されている保持バー(16)の一部領域に光学
的位置合わせ用第1基準(6)が形成されており、前記
の半導体装置用リードフレームの第2の半部(5)の前
記の厚さが減少されている保持バー(16)の一部領域
に、前記の光学的位置合わせ用第1基準(6)に対応し
て光学的位置合わせ用第2基準(7)が形成されている
半導体リードフレーム用材によって達成される。
上記の第2の目的(上記の半導体リードフレーム用材を
使用して半導体装置用リードフレームを製造する方法の
提供)は、請求項[1]記載の半導体装置用リードフレ
ームの第1の半部(3)の光学的位置合わせ用第1基準
(6)と、請求項[1]記載の半導体装置用リードフレ
ームの第2の半部(5)の光学的位置合わせ用第2基準
(7)と、前記の第1基準(6)と前記の第2基準(7
)とを合致させる光学的位置合わせ制御手段(8)とを
使用して、前記の半導体装置用リードフレームの第1の
半部(3)と前記の半導体装置用リードフレームの第2
の半部(5)とを位置合わせし、前記の第1の半部(3
)と前記の第2の半部(5)とを接合して半導体装置用
リードフレームを製造する半導体装置用リードフレーム
の製造方法によって達成される。
また、上記の第2の目的(半導体装置用リードフレーム
の製造方法)は、金属板の一部領域に開口(11)を形
成して半導体装置用リードフレームの接続導体(2)の
一部(21)と保持バー(16)と支持バー(15)と
この支持バー(15)によって支持されるアイランド(
13)とを形成し、前記の保持バー(16)の厚さを減
少して半導体装置用リードフレームの第1の半部(3)
を形成し、金属板の一部領域に開口(41)を形成して
半導体装置用リードフレームの接続導体(2)の残部(
22)と保持バー(16)とを形成し、前記の保持バー
(16)の厚さを減少して半導体装置用リードフレーム
の第2の半部(5)を形成し、前記の半導体装置用リー
ドフレームの第1の半部(3)の前記の保持バー(16
)の一部領域に光学的位置合わせ用第1基準(6)を形
成し、前記の半導体装置用リードフレームの第2の半部
(5)の前記の保持バー(16)に、前記の光学的位置
合わせ用第1基準(6)に対応して光学的位置合わせ用
第2基準(7)を形成し、前記の光学的位置合わせ用第
1基準(6)と前記の光学的位置合わせ用第2基準(7
)と前記の第1基準(6)と前記の第2基準(7)とを
合致させる光学的位置合わせ制御手段(8)とを使用し
て、前記の半導体装置用リードフレームの第1の半部(
3)と前記の半導体装置用リードフレームの第2の半部
(5)とを位置合わせし、前記の第1の半部(3)と前
記の第2の半部(5)とを接合して半導体装置用リード
フレームを製造する半導体装置用リードフレームの製造
方法によっても達成される。
〔作用〕
本発明は、金属板を成形して半導体装置用リードフレー
ムの接続導体(2)の交互に選択された半数(21)と
厚さが減少されている保持バー(16)と支持バー(1
5)とこの支持バー(15)によって支持されるアイラ
ンド(13)とが形成されているリードフレームの第1
の半部(3)と、金属板を成形して半導体装置用リード
フレームの接続導体(2)の残部(22)と厚さが減少
されている保持バー(16)とが形成されているリード
フレームの第2の半部(5)との相互に対接する保持バ
ー(16)の厚さが減少された面を相互に対接させ、第
1の半部(3)と第2の半部(5)とを重ね合わせれば
、この重ね合わされたリードフレーム用材のインナーリ
ードピッチは、第1の半部(3)または第2の半部(5
)のそれぞれのインナーリードピッチの1/2になると
の着想にもとづいてなされたものである。しかし、この
着想を具体化するためには、上記の第1の半部(3)と
上記の第2の半部(5)との位置合わせが容易ではない
、そのため、上記の着想を具体化するためには、上記二
つの半部(3)・ (5)を正確に位置合わせする手段
が必要となる。
本発明におけるこの位置合わせ手段は、上記の第1の半
部(3)の厚さが減少された保持バー(16)と第2の
半部(5)の厚さが減少された保持バー(16)とが貼
り合わされる面に光学的位置合わせ用第1基準(例えば
マーク)(6)とこの第1基準(例えばマーク)(6)
に対応する第2基準(例えば上記のマークとの相対位置
を視認しうる孔)(7)とを形成しておき、上記の第1
基準(例えばマーク)(6)と上記の第2基準(例えば
上記のマークとの相対位置を視認しうる孔)(7)とを
合致させる光学的位置合わせ制御手段(8)とを使用し
て上記の第1の半部(3)と上記の第2の半部(5)と
の位置合わせを実現すると云うものである。
この基準(6)・ (7)は、必要にして十分な散設け
ればよい、換言すれば、第1a図・第1b図に示すよう
に、いわゆる短冊型である場合は少なくとも2個設けれ
ばよく、連続ストリップの場合は適切な間隔をもって設
ければよい。
このようにして位置合わせされた第1の半部(3)と第
2の半部(5)とを、スポット溶接法等を使用して接合
して半導体装置用リードフレームを形成する。
この結果、インナーリードの先端部の上・下面の平坦な
領域の幅が100n以上であり、且つ、インナーリード
ピッチが180n以下である半導体装置用リードフレー
ムを高い再現性をもって製造することが可能となる。
〔実施例〕
以下、図面を参照つ\、本発明の一実施例に係る半導体
装置用リードフレーム用材と半導体装置用リードフレー
ムの製造方法とについて説明する。
第1a図、第1b図、第1c図、第1j図、第1に図参
照 第1a図は、短冊状をなす金属板を成形して形成された
複数個(本例においては5個)のリードフレームを製造
するための第1の半部3の連続体の平面図である。
また、第1b図は第1a図に示すリードフレームの第1
の半部3(lチップ相当分)を拡大して示した平面図で
ある。
図において、11は金属板の一部領域に形成された開口
である。21はリードフレームの接続導体2の交互に選
択された半数である。13はその上に半導体チップ(図
示せず)が搭載される半導体チップ搭載用アイランドで
あり、15は上記のアイランド13を支持する支持バー
である。16は厚さが減少されている保持バーであり、
接続導体2と支持バー15とを支持する。この厚さが減
少されている保持バー16は、リードフレームの第1の
半部3にあっては、例えば、その上面から厚さが減縮さ
れている。この厚さが減少されている保持バー16の厚
さは、金属板の厚さの1/2に減縮することが現実的で
ある。
6が本発明の要旨に係る光学的位置合わせ用第1基準で
あり厚さが減少されている保持バー16に設けられる。
本実施例においては、例えば+マークである。また、上
記の金属板の材料としては、例えば、銅合金・42合金
・ステンレス・ニッケル等が適当であり、加工法として
はエツチング法が現実的である。
第1c図は、第1b図のA−A断面図であり、第1j図
は第1b図に一点鎖線をもって囲まれた領域Gの概念的
拡大図であり、第1に図は、第1j図のE−E断面図で
ある。
第1d図、第1e図、第1f図、第1!図、第1m図参
照 第1d図は、短冊状の金属板を成形して形成された複数
個(本例においては5個)のリードフレームの第2の半
部5の連続体の平面図である。
また、第1e図は第1d図に示すリードフレームの第2
の半部5を拡大して示した平面図である。
図において、41は金属板の一部領域に形成された開口
である。22はリードフレームの接続導体2の交互に選
択された残りの半数である。16は厚さが減少されてい
る保持バーであるが、図において、紙面の裏側から厚さ
が減縮されている。この厚さが減少されている保持バー
16によって上記の接続導体22が保持されていること
は第1の半部3の場合と同一である。この厚さが減少さ
れている保持バー16の厚さは、金属板の厚さの1/2
に減縮することが現実的である。
7が本発明の要旨に係る光学的位置合わせ用第2基準で
あり、本実施例においては、例えば方形の孔である。ま
た、上記の金属板の材料としては、例えば銅合金・42
合金・ステンレス・ニッケル等が適当であり、加工法と
してはエツチング法が現実的である。
第1f図は、第1e図のB −B断面図であり、第12
図は第1e図に一点鎖線をもって囲まれた領域Hの概念
的拡大図であり、第1m図は、第1!図のF −F断面
図である。
第1g図、第1h図、第11図参照 第1g図は、第1b図に示す半導体装置用リードフレー
ムの第1の半部3と第1e図に示す第2の半部5とで構
成された半導体フレームの位置合わせ工程が完了した状
態を示す断面図であり、第1b図に示すJ −J断面と
第1e図に示すK −K断面との重ね合わせ図である。
第1h図は第1の半部3と第2の半部5とがスポット接
続されて完成されたリードフレーム10の平面図である
。第11図は第1h図のD −D断面図である。
第1g図において、8は光学的位置合わせ制御手段であ
り、この光学的位置合わせ制御手段8は、光学系81と
光源82と位置検知・制御手段83とから構成される。
上記の位置検知・制御手段83は、上記の第1の半部3
に形成された+マーク6と上記の第2の半部5に形成さ
れた方形の孔7との相対的位置関係を検出し、その結果
にもとづいて、第2の半部5を真空チャック等の拘束手
段をもって支持しながら搬送する搬送手段(図示せず)
に位置制御信号を出力する。第1の半部3と第2の半部
5との位置合わせは、上記の方形の孔7の4個の頂点と
上記の+マークの4個の先端とが合致するようにして実
現される。その他の符号は第tb図、第1d図と同一で
あるので符号の説明は省略する。
上記のリードフレームの第1の半部3と第2の半部5と
をもって半導体装置用リードフレームを製造するには、
まず、第1g図に図示するように、リードフレームの第
1の半部3をステージ100上に載置し、上記の搬送手
段(図示せず)を使用して、リードフレームの第2の半
部5を第1の半部3上に搬送し、第1の半部3上の至近
距離まで接近させる。この状態で光源82をもって照射
し、上記の位置検知・制御手段83を使用して第2の半
部5に形成された方形の孔7を通して第1の半部3上に
形成された十字のマーク6の位置を検出する。この位置
検出結果にもとづいて、位置制御信号が第2の半部5を
搬送する搬送手段(図示せず)に出力され、この搬送手
段が上記の孔7の方形の4個の頂点と上記の+マーク6
の4個の先端とが合致するように第2の半部5を微細に
移動して、第1の半部3と第2の半部5との位置合わせ
が完了される0位置合わせが完了された第2の半部5は
搬送手段に設けられている真空チャック等の拘束手段の
拘束を解除され、2枚の両半部3・5は重ね合わされる
。つぎに、第1h図・第11図に図示するように、上記
の重ね合わされたリードフレームの第1の半部3と第2
の半部5とを、厚さが減少されている保持バー16上の
適当な領域例えば9をもって図示する点においてレーザ
スポット溶接等を実行して一体に接着し、半導体装置用
このようにして製造された半導体装置用リードフレーム
は、厚さ150nの場合に、インナーリードの上・下面
の平坦な領域の幅を10Onとし、インナーリードピッ
チを150nとすることができた。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置用リード
フレームは、それぞれがリードフレームの接続導体の半
数を、厚さが減縮された保持バーが保持するようにされ
た第1の半部と第2の半部とが、厚さが減縮されたそれ
ぞれの保持バーの対応する領域に設けられた1対の光学
的位置合わせ用基準と、これらの基準を合致させる光学
的位置合わせ制御手段とをもって位置合わせされ、この
両半部が上記の厚さがtjIi縮された保持バーをもっ
て重ね合わされた後、この重ね合わされた領域の一部に
おいてスポット溶接等がなされて製造されるので、従来
技術をもってしては製造が困難であった板厚が150n
である金属板を材料とし、インナーリードの上・下面の
平坦な領域の幅を約100nと十分大きくし、しかも、
リードピッチを180n以下と十分小さくすることが、
高い再現性をもって実現可能となり、その結果、300
ピン以上の超多ビンを有する半導体装置に使用しうる半
導体装置用リードフレームを提供することができる。
【図面の簡単な説明】
第1a図は、本発明の一実施例に係る半導体装置用リー
ドフレームを構成する第1の半部の連続体の平面図であ
る。 第1b図は、第1a図に示す第1の半部の拡大平面図で
ある。 第1c図は、第1b図に示す第1の半部のA−A断面図
である。 第1d図は、本発明の一実施例に係る半導体装置用リー
ドフレームを構成する第2の半部の連続体の平面図であ
る。 第1e図は、第1d図に示す第2の半部の拡大平面図で
ある。 第1r図は、第1e図に示す第2の半部のB −B断面
図である。 第1g図は、本発明の一実施例に係る半導体装置用リー
ドフレームの製造方法の位置合わせ工程が完了した状態
を示す断面図である。 第1h図は、本発明の一実施例に係る半導体装置用リー
ドフレームの完成した状態の平面図である。 第11図は、第1g図に示すリードフレームのD−D断
面図である。 第1j図は、第1b図に1点鎖線をもって囲まれた領域
Gの概念的拡大図である。 第1に図は、第11図に示すE −E断面図である。 第12図は、第1e図に1点鎖線をもって囲まれた領域
Hの概念的拡大図である。 第1m図は、第1に図に示すF −F断面図である。 第2図は、従来技術に係る半導体装置用リードフレーム
の平面図である。 第3図は、従来技術に係るウェットエツチング法を使用
して製造されたインナーリードの断面図である。 第4図は、従来技術に係るプレス打抜き法を使用して製
造されたインナーリードの断面図である。 22・ 半導体装置用リードフレーム、 金属板における開口、 アイランド、 半導体チップ、 支持バー 保持バー ポンディングパッド、 接続導体、 接続導体の1部(第1の半部に設けられる接続導体、 ・接続導体の残部(第2の半部に設けられる接続導体、 第1の半部、 金属板における開口、 第2の半部、 光学的位置合わせ用第1基準、 光学的位置合わせ用第2基準、 8 ・ 81・ 82・ 83・ 9 ・ 光学的位置合わせ制御手段、 光学系、 光源、 位置検知・制御手段、 第1の半部と第2の半部とが接合される位置。

Claims (1)

  1. 【特許請求の範囲】 [1]金属板の一部領域に開口(11)が形成されて、
    前記金属板の残留した一部領域をもって半導体装置用リ
    ードフレームの接続導体(2)の一部(21)と厚さが
    減少されてなる保持バー(16)と支持バー(15)と
    該支持バー(15)によって支持されるアイランド(1
    3)とが形成されて半導体装置用リードフレームの第1
    の半部(3)が形成されてなり、 金属板の一部領域に開口(41)が形成されて、前記金
    属板の残留した一部領域をもって半導体装置用リードフ
    レームの接続導体(2)の残部(22)と厚さが減少さ
    れてなる保持バー(16)とが形成されて半導体装置用
    リードフレームの第2の半部(5)が形成されてなり、 前記半導体装置用リードフレームの第1の半部(3)の
    前記厚さが減少されてなる保持バー(16)の一部領域
    に光学的位置合わせ用第1基準(6)が形成されてなり
    、 前記半導体装置用リードフレームの第2の半部(5)の
    前記厚さが減少されてなる保持バー(16)の一部領域
    に、前記光学的位置合わせ用第1基準(6)に対応して
    光学的位置合わせ用第2基準(7)が形成されてなる ことを特徴とする半導体リードフレーム用材。 [2]請求項[1]記載の半導体装置用リードフレーム
    の第1の半部(3)の光学的位置合わせ用第1基準(6
    )と、請求項[1]記載の半導体装置用リードフレーム
    の第2の半部(5)の光学的位置合わせ用第2基準(7
    )と、前記第1基準(6)と前記第2基準(7)とを合
    致させる光学的位置合わせ制御手段(8)とを使用して
    、前記半導体装置用リードフレームの第1の半部(3)
    と前記半導体装置用リードフレームの第2の半部(5)
    とを位置合わせし、 前記第1の半部(3)と前記第2の半部(5)とを接合
    して半導体装置用リードフレームを製造する ことを特徴とする半導体装置用リードフレームの製造方
    法。 [3]金属板の一部領域に開口(11)を形成して半導
    体装置用リードフレームの接続導体(2)の一部(21
    )と保持バー(16)と支持バー(15)と該支持バー
    (15)によって支持されるアイランド(13)とを形
    成し、前記保持バー(16)の厚さを減少して半導体装
    置用リードフレームの第1の半部(3)を形成し、 金属板の一部領域に開口(41)を形成して半導体装置
    用リードフレームの接続導体(2)の残部(22)と保
    持バー(16)とを形成し、前記保持バー(16)の厚
    さを減少して半導体装置用リードフレームの第2の半部
    (5)を形成し、 前記半導体装置用リードフレームの第1の半部(3)の
    前記保持バー(16)の一部領域に光学的位置合わせ用
    第1基準(6)を形成し、前記半導体装置用リードフレ
    ームの第2の半部(5)の前記保持バー(16)に、前
    記光学的位置合わせ用第1基準(6)に対応して光学的
    位置合わせ用第2基準(7)を形成し、前記光学的位置
    合わせ用第1基準(6)と前記光学的位置合わせ用第2
    基準(7)と前記第1基準(6)と前記第2基準(7)
    とを合致させる光学的位置合わせ制御手段(8)とを使
    用して、前記半導体装置用リードフレームの第1の半部
    (3)と前記半導体装置用リードフレームの第2の半部
    (5)とを位置合わせし、前記第1の半部(3)と前記
    第2の半部(5)とを接合して半導体装置用リードフレ
    ームを製造することを特徴とする半導体装置用リードフ
    レームの製造方法。
JP32712189A 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 Expired - Fee Related JP2692315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32712189A JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32712189A JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH03190156A true JPH03190156A (ja) 1991-08-20
JP2692315B2 JP2692315B2 (ja) 1997-12-17

Family

ID=18195541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32712189A Expired - Fee Related JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2692315B2 (ja)

Also Published As

Publication number Publication date
JP2692315B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
US4411719A (en) Apparatus and method for tape bonding and testing of integrated circuit chips
US4951119A (en) Lead frame for semiconductor devices
JPH05190598A (ja) 半導体チップ整合用の光形成可能な型板
US4308339A (en) Method for manufacturing tape including lead frames
JP2001281268A (ja) プローブの製造方法並びにプローブの取付方法及びプローブの取付装置
JPH03190156A (ja) 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JP2701495B2 (ja) 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JPS6161705B2 (ja)
JPH0713227Y2 (ja) 半導体集積回路用リードフレーム
JPH1195407A (ja) フォトマスク
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH02210854A (ja) 半導体装置に用いるリードフレームの製造方法
JPS59220991A (ja) Ic基板の表裏パタ−ンの位置合わせ方法
JP3116395B2 (ja) バンプ付金属リード及びその製造方法
JP2632464B2 (ja) リードフレームの製造方法
CN109302779B (zh) 掩模制造装置
JPH03188658A (ja) 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JPH01287937A (ja) フィルムキャリアテープ
US6392161B1 (en) Mounting substrate
JPH04372162A (ja) 電子部品へのリード線の位置決め固定方法
JPS63152134A (ja) 液晶表示装置
JPH07211849A (ja) リードフレーム
JPH02281610A (ja) リードフレーム及びこれを用いた電子部品パッケージの製造方法
JPH05190719A (ja) 多ピンリードフレームの製造方法
JPH05267542A (ja) リードフレーム及び半導体装置へのリード取付け方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees