JPH0318817A - アクティブマトリックスアレイ - Google Patents
アクティブマトリックスアレイInfo
- Publication number
- JPH0318817A JPH0318817A JP15336089A JP15336089A JPH0318817A JP H0318817 A JPH0318817 A JP H0318817A JP 15336089 A JP15336089 A JP 15336089A JP 15336089 A JP15336089 A JP 15336089A JP H0318817 A JPH0318817 A JP H0318817A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- signal line
- potential
- adjacent
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示パネル、或いは液晶ライトバルブな
どに用いることのできるアクティブマトリックスアレイ
に関するものである。
どに用いることのできるアクティブマトリックスアレイ
に関するものである。
従来の技術
従来アクティブマトリックスアレイの基本的な構成は第
３図に示すように、多数の走査線Ｘｎと信号線Ｙｍとそ
の交差点に配置された絵素電極Ｐｎｍ、及び各絵素電極
に接続され、走査線で制御されるスイッチ素子Ｔｎｍ（
同図では薄膜トランジスタ）より成る。絵素電極と対向
共通電極の間には液晶が挿入されており絵素電極に与え
られる電位で液晶の電気光学特性が制御される。また、
各絵素電極Ｐｎｍは対向共通電極との間に静電容ｌｃｎ
ｍを形成しており（同図では示していない）、この容量
により絵素電極の電位がある時間にわたって保持される
ことがアクティブマトリックス方式の要件のひとつであ
る。つまり、スイッチング素子Ｔｎｍが走査線Ｘｎによ
って選択され、信号線Ｙｍの電位が絵素Ｐｎｍに与えら
れた後、スイッチング素子Ｔｎｍの非遺沢時の抵抗（同
図ではトランジスタのオフ抵抗）と、静電容量Ｃｎｍと
によって決まる時定数τで絵素の電位は変化していくこ
とになる。したがって、走査線の非選択時間に対して時
定数が十分大きけれは絵素の電位は保持される。
３図に示すように、多数の走査線Ｘｎと信号線Ｙｍとそ
の交差点に配置された絵素電極Ｐｎｍ、及び各絵素電極
に接続され、走査線で制御されるスイッチ素子Ｔｎｍ（
同図では薄膜トランジスタ）より成る。絵素電極と対向
共通電極の間には液晶が挿入されており絵素電極に与え
られる電位で液晶の電気光学特性が制御される。また、
各絵素電極Ｐｎｍは対向共通電極との間に静電容ｌｃｎ
ｍを形成しており（同図では示していない）、この容量
により絵素電極の電位がある時間にわたって保持される
ことがアクティブマトリックス方式の要件のひとつであ
る。つまり、スイッチング素子Ｔｎｍが走査線Ｘｎによ
って選択され、信号線Ｙｍの電位が絵素Ｐｎｍに与えら
れた後、スイッチング素子Ｔｎｍの非遺沢時の抵抗（同
図ではトランジスタのオフ抵抗）と、静電容量Ｃｎｍと
によって決まる時定数τで絵素の電位は変化していくこ
とになる。したがって、走査線の非選択時間に対して時
定数が十分大きけれは絵素の電位は保持される。
しかし、実際のアクティブマトリックスアレイでは、ス
イッチング素子の構造や製造プロセスなどにより、いろ
いろな寄生容量が発生し、上記の絵素電圧を変動させる
原因となる。特に信号線Ｙｍと絵素電極Ｐｎｍ間に発生
する寄生容置Ｃｓｐは、信号線Ｙｍの電位変化Δ■に対
して、ΔＶＸ（Ｃｓｐ／Ｃｎｍ）だけ絵素電位を変動さ
せることになるため、表示画像の品質に大きな影響を与
える。第４図は、Ｃｓｐの表示画像の上下輝度差への影
響を説明する為の絵素電位のタイミングチャートである
。この同図は、薄膜トランジスタアレイを有する液晶素
子を駆動するときの一般的なタイミングチャートであり
、駆動方法である。つまり、液晶は交流で駆動する必要
があるため、信号線電位は共通電極に対して一画面毎に
極性を反転する方法である。同図では、信号として一定
電圧を与えた場合の走査線選択時間の差による各画素の
電位変化を示している。Ｃｓｐを考慮した場合、同図か
ら解るように信号線電位の極性が一画面毎に反転したと
き、その変化に応じて前述した計算式の分だけ絵素電位
に変化を与える。
イッチング素子の構造や製造プロセスなどにより、いろ
いろな寄生容量が発生し、上記の絵素電圧を変動させる
原因となる。特に信号線Ｙｍと絵素電極Ｐｎｍ間に発生
する寄生容置Ｃｓｐは、信号線Ｙｍの電位変化Δ■に対
して、ΔＶＸ（Ｃｓｐ／Ｃｎｍ）だけ絵素電位を変動さ
せることになるため、表示画像の品質に大きな影響を与
える。第４図は、Ｃｓｐの表示画像の上下輝度差への影
響を説明する為の絵素電位のタイミングチャートである
。この同図は、薄膜トランジスタアレイを有する液晶素
子を駆動するときの一般的なタイミングチャートであり
、駆動方法である。つまり、液晶は交流で駆動する必要
があるため、信号線電位は共通電極に対して一画面毎に
極性を反転する方法である。同図では、信号として一定
電圧を与えた場合の走査線選択時間の差による各画素の
電位変化を示している。Ｃｓｐを考慮した場合、同図か
ら解るように信号線電位の極性が一画面毎に反転したと
き、その変化に応じて前述した計算式の分だけ絵素電位
に変化を与える。
この変化は、常に液晶にかかる電圧を低下させる方向に
働く、また、図からも明らかなように信号線電位の反転
後すぐに選択される絵素（表示画面では上に当たる）と
、選択された後すぐに信号線電位の反転が起こる絵素（
表示画面では下に当たる）では、液晶にかかっている実
効電圧（′／＆晶にかかっている電圧の２乗の時間平均
値）に差が生じる。これによって画面上下での輝度差が
発生することになる。また、信号線電位の変化によって
絵素電位が影響されるので、階調性も大きく低下させる
原因となる。
働く、また、図からも明らかなように信号線電位の反転
後すぐに選択される絵素（表示画面では上に当たる）と
、選択された後すぐに信号線電位の反転が起こる絵素（
表示画面では下に当たる）では、液晶にかかっている実
効電圧（′／＆晶にかかっている電圧の２乗の時間平均
値）に差が生じる。これによって画面上下での輝度差が
発生することになる。また、信号線電位の変化によって
絵素電位が影響されるので、階調性も大きく低下させる
原因となる。
ところで、この信号線と絵素間容量は、トランジスタの
チャンネル部の形状や、特にａ−３ｉを活性層としたト
ランジスタの光遮蔽層等によって発生し、完全にその容
量をなくする困難である。
チャンネル部の形状や、特にａ−３ｉを活性層としたト
ランジスタの光遮蔽層等によって発生し、完全にその容
量をなくする困難である。
さらに、−絵素のサイズを細かくし高密度・高精細にし
た場合、液晶の容量Ｃｎｍが小さくなり等価的にＣｓｐ
／Ｃｎｍの値が大きくなり、結果として画質に大きく影
響するという問題がある。
た場合、液晶の容量Ｃｎｍが小さくなり等価的にＣｓｐ
／Ｃｎｍの値が大きくなり、結果として画質に大きく影
響するという問題がある。
発明が解決しようとする課題
本発明の課題は、アクティブマトリックス方式液晶表示
素子において、その問題点である信号線と絵素電極間容
量のもたらす画質低下を大きく低減し、高品質の表示が
可能となるアクティブマトリックスアレイを徒供するこ
とにある。
素子において、その問題点である信号線と絵素電極間容
量のもたらす画質低下を大きく低減し、高品質の表示が
可能となるアクティブマトリックスアレイを徒供するこ
とにある。
課題を解決するための手段
前記課題を解決するために本発明のアクティブマトリッ
クスアレイは、複数の走査線（ゲート線）と信号線（ソ
ース線）、各交差点に対応して設けた絵素電極、及び各
絵素電極に接続され、各絵素電極に接続された少なくと
も１つのスイッチング素子と、各絵素電極とそれに隣合
う２本の信号線間に発生する容量を等しく成るように構
成したものであり、かつ、互いに隣合う信号線の電圧の
極性を逆にして駆動する方式としたものである。
クスアレイは、複数の走査線（ゲート線）と信号線（ソ
ース線）、各交差点に対応して設けた絵素電極、及び各
絵素電極に接続され、各絵素電極に接続された少なくと
も１つのスイッチング素子と、各絵素電極とそれに隣合
う２本の信号線間に発生する容量を等しく成るように構
成したものであり、かつ、互いに隣合う信号線の電圧の
極性を逆にして駆動する方式としたものである。
作用
前述した構成のように、絵素電極とそれに隣合う２本の
信号線間に発生する寄生容量をほぼ同一になるようにし
、かつ、互いに隣合う信号線電位の極性を逆にして駆動
することによって、−画面走査時の信号線電位の反転方
向を隣合う信号線で逆とし画素電位の変動を相殺するも
のであり、輝度差のない高画質表示が可能となる。
信号線間に発生する寄生容量をほぼ同一になるようにし
、かつ、互いに隣合う信号線電位の極性を逆にして駆動
することによって、−画面走査時の信号線電位の反転方
向を隣合う信号線で逆とし画素電位の変動を相殺するも
のであり、輝度差のない高画質表示が可能となる。
実施例
第１図は本発明に関わる実施例のアクティブマトリック
スアレイの等価回路を示したものである。
スアレイの等価回路を示したものである。
第１図において、Ｔｎｍは薄膜トランジスタを示してい
る。Ｘｎ、Ｙｍはそれぞれ走査線、信号線を示している
０本構成は、各絵素に対して１つの薄膜トランジスタを
形成し、同時に各絵素の隣接する第２の信号線間にトラ
ンジスタのソース・ドレイン間寄生容量とほぼ同じコン
デンサを形成したものである。具体的には、Ｔｎｍに対
応する同一のトランジスタのゲート電極及び半導体層を
取り除いた構成のものを隣接信号線と絵素間に作成して
いる。第２図は第１図の構成の薄膜トランジスタアレイ
を用いて１絵素１０１００（ｐピッチのサイズで、８０
０Ｘ８０Ｑ絵素の液晶表示パネルを、本発明に記載の駆
動方式、つまり、一画面走査ごとに信号線の電位極性を
対向共通電位に対して反転すると共に、隣合う信号線同
志の電位は逆極性とする（以下信号線反転と呼ぶ）とい
う方法で駆動したときの画面上下での電圧−輝度特性を
示したものである０図から明らかなように、画面上下で
の特性差を発生していないことがわかる。
る。Ｘｎ、Ｙｍはそれぞれ走査線、信号線を示している
０本構成は、各絵素に対して１つの薄膜トランジスタを
形成し、同時に各絵素の隣接する第２の信号線間にトラ
ンジスタのソース・ドレイン間寄生容量とほぼ同じコン
デンサを形成したものである。具体的には、Ｔｎｍに対
応する同一のトランジスタのゲート電極及び半導体層を
取り除いた構成のものを隣接信号線と絵素間に作成して
いる。第２図は第１図の構成の薄膜トランジスタアレイ
を用いて１絵素１０１００（ｐピッチのサイズで、８０
０Ｘ８０Ｑ絵素の液晶表示パネルを、本発明に記載の駆
動方式、つまり、一画面走査ごとに信号線の電位極性を
対向共通電位に対して反転すると共に、隣合う信号線同
志の電位は逆極性とする（以下信号線反転と呼ぶ）とい
う方法で駆動したときの画面上下での電圧−輝度特性を
示したものである０図から明らかなように、画面上下で
の特性差を発生していないことがわかる。
これは、前述したように、トランジスタのソース・ドレ
イン間寄生容量の影響を、信号線反転駆動によって相殺
したことによるものである。
イン間寄生容量の影響を、信号線反転駆動によって相殺
したことによるものである。
発明の効果
以上述べたように、本発明は、各絵素電極とそれに隣合
う２本の信号線間に発生する寄生容量をほぼ同一になる
ようにし、かつ、互いに隣合う信号線電位の極性を逆に
して駆動するこきによって、輝度差のない高画質表示を
可能とするものである。
う２本の信号線間に発生する寄生容量をほぼ同一になる
ようにし、かつ、互いに隣合う信号線電位の極性を逆に
して駆動するこきによって、輝度差のない高画質表示を
可能とするものである。
第１図は本発明に関わる第１の実施例のアクティブマト
リックスアレイの回路構成の説明図、第２図は第１図の
回路構成で、本発明に関わる駆動方法で動作させたとき
の、液晶表示パネルの電圧輝度特性を示している。第３
図は従来のアクティブマトリックスアレイの典型例を示
す説明図、第４図はアクティブマトリックスアレイの典
型的な駆動方法の説明図である。 Ｘｎ・・・・・・走査線、Ｙｍ・・・・・・信号線、Ｐ
ｎｍ・・・・・・絵素電極。
リックスアレイの回路構成の説明図、第２図は第１図の
回路構成で、本発明に関わる駆動方法で動作させたとき
の、液晶表示パネルの電圧輝度特性を示している。第３
図は従来のアクティブマトリックスアレイの典型例を示
す説明図、第４図はアクティブマトリックスアレイの典
型的な駆動方法の説明図である。 Ｘｎ・・・・・・走査線、Ｙｍ・・・・・・信号線、Ｐ
ｎｍ・・・・・・絵素電極。
Claims (2)
- （１）複数の走査線（ゲート線）と信号線（ソース線）
、各交差点に対応して設けた絵素電極、及び各絵素電極
に接続されたスイッチング素子より成り、各絵素電極と
、それに相隣合う２本の信号線間に発生する容量を等し
くし互いに隣合う信号線の電圧の極性を逆にして駆動す
ることを特徴とするアクティブマトリックスアレイ。 - （２）前記絵素電極に対して、隣合う第１の信号線と前
記絵素電極間にはスイッチング素子を形成し、それに対
応する第２の信号線と前記絵素電極間には、前記スイッ
チング素子の形成によって絵素−信号線間に発生する寄
生容量と同一のコンデンサを形成したことを特徴とする
請求項１記載のアクティブマトリックスアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15336089A JPH0318817A (ja) | 1989-06-15 | 1989-06-15 | アクティブマトリックスアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15336089A JPH0318817A (ja) | 1989-06-15 | 1989-06-15 | アクティブマトリックスアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318817A true JPH0318817A (ja) | 1991-01-28 |
Family
ID=15560753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15336089A Pending JPH0318817A (ja) | 1989-06-15 | 1989-06-15 | アクティブマトリックスアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318817A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815670A (ja) * | 1994-06-28 | 1996-01-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH0922023A (ja) * | 1995-07-06 | 1997-01-21 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
-
1989
- 1989-06-15 JP JP15336089A patent/JPH0318817A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815670A (ja) * | 1994-06-28 | 1996-01-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JPH0922023A (ja) * | 1995-07-06 | 1997-01-21 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| JP3143497B2 (ja) | 液晶装置 | |
| JP4790798B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US20060208985A1 (en) | Liquid crystal display device and operating method thereof | |
| JPH10197894A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| KR20020052137A (ko) | 액정표시장치 | |
| US7463232B2 (en) | Thin film transistor LCD structure and driving method thereof | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| US5583533A (en) | Crosstack reducing method of driving an active matrix liquid crystal display | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JPH09189897A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH0318817A (ja) | アクティブマトリックスアレイ | |
| JP3243583B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3548811B2 (ja) | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 | |
| KR100830123B1 (ko) | 액정 패널의 채널들 간 오프셋 제거 방법 | |
| US20050017937A1 (en) | Active matrix driver | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH0318820A (ja) | アクティブマトリックスアレイの駆動方法 | |
| EP0907159B1 (en) | Active matrix liquid crystal display panel and method of driving the same | |
| JPH09329809A (ja) | 液晶表示装置 | |
| JPH0318819A (ja) | アクティブマトリックスアレイ | |
| JPH1031464A (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| KR19990074538A (ko) | 액정 표시 장치 및 그의 구동 방법 |