JPH03187794A - Ic memory card - Google Patents
Ic memory cardInfo
- Publication number
- JPH03187794A JPH03187794A JP1327663A JP32766389A JPH03187794A JP H03187794 A JPH03187794 A JP H03187794A JP 1327663 A JP1327663 A JP 1327663A JP 32766389 A JP32766389 A JP 32766389A JP H03187794 A JPH03187794 A JP H03187794A
- Authority
- JP
- Japan
- Prior art keywords
- game
- data
- eeprom
- memory
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、IC(集積回路)メモリを内蔵したICメモ
リカードに関し、とくにゲームプログラムの固定データ
を記憶するマスクROM (リード・オンリー・メモリ
)と、ゲームの途中でそれまでのゲーム内容を保存する
ためのBEPROM(エレクトリカリ・イレイザブル・
アンド・プログラマブル・リード・オンリー・メモリ)
を内蔵したICメモリカードに関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an IC memory card with a built-in IC (integrated circuit) memory, and in particular to a mask ROM (read-only memory) that stores fixed data of a game program. BEPROM (Electrically Erasable Memory) is used to save the game contents during the game.
and programmable read-only memory)
Regarding an IC memory card with a built-in.
(従来技術およびその課wi)
近年、ICメモリを内蔵したICメモリカードがゲーム
用に用いられているが、ゲームソフトの内容も複雑化し
て、一つのゲームを終了するのに1週間ないし1ケ月を
要するものがある。この場合、ゲームの途中でそれまで
のゲームの内容をいったん保存しておき、再度ゲームを
開始するときには、保存したデータを読み出してゲーム
を再開する。このため、従来においてはSRAM (ス
タティック・ランダムアクセス・メモリ)なとの随時書
き込みおよび読み出し可能メモリを使用することが知ら
れているが、この場合、記憶したデータを保持するため
、カード内に電池を内蔵させる必要があり、カードの構
造が複雑でコスト高になるばかりか、電池の消耗や接触
不良等によりデータが消失する等データ保存上での信頼
性に問題があった。(Prior art and its section wi) In recent years, IC memory cards with built-in IC memory have been used for games, but the content of game software has become more complex, and it takes from one week to one month to finish one game. There are things that require In this case, the contents of the game up to that point are temporarily saved during the game, and when the game is started again, the saved data is read out and the game is restarted. For this reason, it is conventionally known to use a memory such as SRAM (static random access memory) that can be written to and read at any time, but in this case, a battery is installed inside the card to retain the stored data. This required a built-in card, which not only made the structure of the card complicated and expensive, but also caused problems with data storage reliability, such as data loss due to battery consumption or poor contact.
(課題を解決するための手段)
本発明は、上記従来の点に鑑みなされたものであって、
ICメモリとICメモリに接続された外部端子を有する
ICメモリカードであって、ICメモリとしてマスクR
OMとEBPROMを内蔵すると共に、前記マスクRO
MとEEPROMとが同時に動作するのを防止する制御
回路を設けることにより、ゲームの途中でそれまでのゲ
ーム内容を保存し、保存されたデータを読み出すことに
よりゲームを再開することができるようにしたものであ
る。(Means for Solving the Problem) The present invention has been made in view of the above-mentioned conventional points, and includes:
An IC memory card that has an IC memory and an external terminal connected to the IC memory, and has a mask R as the IC memory.
In addition to incorporating OM and EBPROM, the mask RO
By providing a control circuit that prevents M and EEPROM from operating at the same time, it is possible to save the game contents up to that point during the game and restart the game by reading the saved data. It is something.
(実施例)
以下、本発明を第1〜4図に示す実施例に基づいて説明
する。(Example) The present invention will be described below based on the example shown in FIGS. 1 to 4.
第1図は、本発明のICメモリカードの一実施例を示す
平面図、第2図は第1図のICメモリカードの動作を示
すブロック図、第3図は、本発明の別の実施例を示す平
面図、第4図は第3図のICメモリカードの動作を示す
ブロック図である。FIG. 1 is a plan view showing one embodiment of the IC memory card of the present invention, FIG. 2 is a block diagram showing the operation of the IC memory card of FIG. 1, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a block diagram showing the operation of the IC memory card of FIG. 3.
第1図に平面図として示すように、本発明のICメモリ
カード1は、ABS樹脂製等などのプラスチック製基板
にマスクROM2およびEBPROM3が搭載されてい
る。4は多数の外部端子であって、ゲーム機本体のコネ
クタに接続される。As shown in a plan view in FIG. 1, the IC memory card 1 of the present invention has a mask ROM 2 and an EBPROM 3 mounted on a plastic substrate such as ABS resin. Reference numeral 4 denotes a large number of external terminals, which are connected to connectors on the main body of the game machine.
マスクROM2およびEBPROM3はプリント配線(
図示路)を介して外部端子4に接続されていると共に、
制御回路5によってマスクROM2とEBPROM3と
が同時に動作しないようにしである。Mask ROM2 and EBPROM3 are printed wiring (
It is connected to the external terminal 4 via the illustrated path), and
The control circuit 5 prevents the mask ROM 2 and EBPROM 3 from operating at the same time.
第2図は、第1図に示したICメモリカード1の動作を
示すブロック図であって、第2図に基づき動作を詳細に
説明する。FIG. 2 is a block diagram showing the operation of the IC memory card 1 shown in FIG. 1, and the operation will be explained in detail based on FIG.
ICメモリカード1が外部端子4を介してゲーム機本体
に接続された状態では、通常はマスクROM2との間で
アドレスを指定することにより、データが読み出され、
ゲームを表示装置に表示させてゲームを進行させるが、
ゲームを途中で中断して、中断時点でのゲーム内容を保
存したいときには、ゲーム機本体からデータ保存のため
の信号をA19およびCBに出力する。A19およびC
Eは制御回路5に接続しであると共に、マスクRで、A
19に“L″、CEに“L″が入力されるようにNAN
Dゲート2個から構成される制御回路5を設けておく。When the IC memory card 1 is connected to the game machine main body via the external terminal 4, data is normally read out by specifying an address with the mask ROM 2.
The game is displayed on the display device and the game progresses, but
When the game is interrupted in the middle and the game content at the time of interruption is desired to be saved, a signal for data saving is output from the game machine main body to A19 and CB. A19 and C
E is connected to the control circuit 5, and the mask R is connected to A.
NAN so that “L” is input to 19 and “L” is input to CE.
A control circuit 5 composed of two D gates is provided.
こうしてデータを保存したいときには、ゲーム機本体か
らマスクROM2とEBPROM3とを切り換えること
ができ、F、EPROM3へデータが入力され所望のデ
ータが保存される。また、ゲームを再開したい場合には
、上記と同様にして制御回路5にデータを読み出すため
の信号を入力し、EBPROM3のデータ回路から保存
されたデータを読み出せば良い。こうして、マスクRO
M2とEBPROM3は制御回路5により同時に動作す
ることなく、中断した時点でのゲームの内容をEBPR
OM3に保存し、または読み出すことができる。When it is desired to save data in this way, it is possible to switch between the mask ROM 2 and the EBPROM 3 from the game machine main body, and the data is input to the F and EPROM 3 and the desired data is saved. Furthermore, if it is desired to restart the game, a signal for reading data may be input to the control circuit 5 in the same manner as described above, and the stored data may be read from the data circuit of the EBPROM 3. In this way, the mask RO
M2 and EBPROM3 do not operate simultaneously by the control circuit 5, and store the contents of the game at the time of interruption into EBPR.
Can be saved to or read from OM3.
上記の場合、ゲーム機本体からデータを要求する信号を
出力してから、ゲーム機本体がデータを読み込むまでの
時間をtlとし、制御回路5のアクセス時間をt2とし
、またEBPROM3のアクセス時間をt3とすると、
t1≧t 2+t 3を満足するように、高速のアクセ
ス時間を有するEBPROM3を使用する必要がある。In the above case, the time from when the game machine main unit outputs a signal requesting data until the game machine main body reads the data is tl, the access time of the control circuit 5 is t2, and the access time of the EBPROM 3 is t3. Then,
In order to satisfy t1≧t2+t3, it is necessary to use EBPROM3 having a high-speed access time.
第3図は、本発明の別の実施例のICメモリカード1を
示す平面図であって、2個のマスクROM2と1個のE
BPROM3を搭載してあり、EBPROM3としては
、第1〜2図のものと異なり、アクセス時間が低速のも
のを使用した場合を示す。FIG. 3 is a plan view showing an IC memory card 1 according to another embodiment of the present invention, in which two mask ROMs 2 and one E
A BPROM 3 is mounted, and an EBPROM 3 having a slow access time, unlike those shown in FIGS. 1 and 2, is used.
アクセス時間が低速のEBPROM3は、ゲーム機本体
側に比べてアクセス時間が遅い、そのためゲーム機本体
よりデータを要求する信号を出力してから、データを読
みに入るまでにEBPROM3から出力されるべきデー
タが確定せず、データを正しく読み出すことができない
。The access time of the EBPROM 3 is slow compared to that of the game machine itself, so the data that should be output from the EBPROM 3 is slow after the game machine outputs a signal requesting data and before the data is read. is not determined, and the data cannot be read correctly.
そこで、制御回路5として、ラッチ(フリップフロップ
)回路を用いて、EBPROM3に対しては、この回路
を通して入出力を行うようにしである。ラッチ(フリッ
プフロップ)回路は、ある条件のもとで、入力された信
号の状態をそのまま保持しながら出力し続けるので、E
BPROM3がゲーム機本体側のアクセス時間より遅い
場合でも、EBPROM3のアクセス時間に合わせて信
号を入出力することができるのである。Therefore, a latch (flip-flop) circuit is used as the control circuit 5, and input/output to and from the EBPROM 3 is performed through this circuit. A latch (flip-flop) circuit maintains the state of the input signal and continues outputting it under certain conditions.
Even if the access time of the BPROM 3 is slower than the access time of the game machine itself, signals can be input and output in accordance with the access time of the EBPROM 3.
EBPROM3への読み出しは、例えば、アドレス信号
A5〜AIOに入力する信号をアキュムレータに設定し
、STA命令によりC00OIH番地にデータを書き込
む。デコーダICから出力される信号によりフリップフ
ロップ回路にデータがラッチされ、EBPROM3への
データ、つまりアドレス信号A5〜AIOが入力される
。同様にAO〜A4、CE、OB、WEの信号について
は、C00OOH番に書き込み命令を行うことで、EB
PROM3に入力される。To read data from the EBPROM 3, for example, signals input to address signals A5 to AIO are set to an accumulator, and data is written to address C00OIH by an STA command. Data is latched in the flip-flop circuit by a signal output from the decoder IC, and data, that is, address signals A5 to AIO, to the EBPROM 3 is input. Similarly, for the signals AO to A4, CE, OB, and WE, by issuing a write command to number C00OOH, EB
Input to PROM3.
EBPROM3のアドレスに対し、読み込み命令を出す
と、EBPROM3よりデータが出力され、フリップフ
ロップ回路にラッチされたデータを読み出すことができ
る。When a read command is issued to the address of the EBPROM 3, data is output from the EBPROM 3, and the data latched in the flip-flop circuit can be read.
EBPROM3への書き込みについても、上記と同様に
行えば良い。Writing to the EBPROM 3 may be performed in the same manner as described above.
こうして、第4図のブロック回路図のものにおいても、
第2図のものと同様、制御回路5によりマスクROM2
とEBPROM3とが同時に動作することなく、中断し
た時点でのゲームの内容をEBPROM3に保存し、ま
たは読み出すことができる。In this way, even in the block circuit diagram of Fig. 4,
Similar to the one in FIG. 2, the control circuit 5 controls the mask ROM2.
The contents of the game at the time of interruption can be saved in or read from the EBPROM 3 without the EBPROM 3 and the EBPROM 3 operating at the same time.
(発明の効果)
以上の通り、本発明によれば、マスクROMとEEPR
OMとが同時に動作するのを防止する制御回路を設けな
ので、ゲームを途中で中断しても、その時点でのゲーム
の内容をEBPROMに保存し、ゲームを再開したいと
きは、EEPROMから中断時点でのデータを読み込む
ことにより、中断した場面からゲームを続けて楽しむこ
とができる。しかも、データの保存はEEPROMに記
憶させるので電池を必要としないから、構造簡単であり
、電池の消耗や接触不良によりデータが消失する恐れが
ない等の利点を有する。(Effects of the Invention) As described above, according to the present invention, the mask ROM and the EEPR
A control circuit is provided to prevent the OM and OM from operating at the same time, so even if the game is interrupted, the game contents at that point will be saved in the EBPROM, and when you want to resume the game, the contents of the game will be saved from the EEPROM at the point of interruption. By loading the data, you can continue playing the game from where you left off. Moreover, since the data is stored in the EEPROM and no batteries are required, the structure is simple and there is no risk of data loss due to battery consumption or poor contact.
第1図は、本発明のICメモリカードの一実施例を示す
平面図、第2図は第1図のICメモリカードの動作を示
すブロック図、第3図は、本発明の別の実施例を示す平
面図、第4図は第3図のICメモリカードの動作を示す
ブロック図である。
第 1 図
図中、1はICメモリカード、2はマスクROM、3は
EEPROM、4は外部端子、5は制御回路である。FIG. 1 is a plan view showing one embodiment of the IC memory card of the present invention, FIG. 2 is a block diagram showing the operation of the IC memory card of FIG. 1, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a block diagram showing the operation of the IC memory card of FIG. 3. In FIG. 1, 1 is an IC memory card, 2 is a mask ROM, 3 is an EEPROM, 4 is an external terminal, and 5 is a control circuit.
Claims (1)
るICメモリカードであって、ICメモリとしてマスク
ROMとEEPROMを内蔵すると共に、前記マスクR
OMとEEPROMとが同時に動作するのを防止する制
御回路を設けたことを特徴とするICメモリカード。An IC memory card having an IC memory and an external terminal connected to the IC memory, which includes a built-in mask ROM and an EEPROM as the IC memory, and the mask R.
An IC memory card characterized by being provided with a control circuit that prevents an OM and an EEPROM from operating at the same time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1327663A JPH03187794A (en) | 1989-12-18 | 1989-12-18 | Ic memory card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1327663A JPH03187794A (en) | 1989-12-18 | 1989-12-18 | Ic memory card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187794A true JPH03187794A (en) | 1991-08-15 |
Family
ID=18201578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1327663A Pending JPH03187794A (en) | 1989-12-18 | 1989-12-18 | Ic memory card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187794A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8707130B2 (en) | 1996-09-18 | 2014-04-22 | Intellectual Ventures I Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
-
1989
- 1989-12-18 JP JP1327663A patent/JPH03187794A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8707130B2 (en) | 1996-09-18 | 2014-04-22 | Intellectual Ventures I Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0420994B1 (en) | Memory cartridge | |
US4926372A (en) | Memory cartridge bank selecting | |
US5226136A (en) | Memory cartridge bank selecting apparatus | |
US7057911B2 (en) | Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit | |
EP0268419A2 (en) | Memory cartridge and data processing apparatus | |
JPS62121979A (en) | Integrated circuit memory | |
JPH02293196A (en) | IC card | |
US5148543A (en) | Ic card with a stored data change inhibition function | |
JPH05233901A (en) | Confirming method for ic card and memory capacity of memory ic mounted on ic card and ic card | |
US20050251615A1 (en) | Microcomputer | |
JPH03187794A (en) | Ic memory card | |
JPS623516B2 (en) | ||
US7089427B1 (en) | Security system method and apparatus for preventing application program unauthorized use | |
US5343030A (en) | IC card having flash erase means | |
JPH0950502A (en) | Memory card | |
KR930011347B1 (en) | Circuit for preventing mis-conduct of non-volatile memory by power input/output signal | |
JPH0363783A (en) | IC memory card | |
JPS6393059A (en) | Memory card | |
JPH04267448A (en) | Microcomputer | |
JPH0887896A (en) | Card-shaped circuit block and writing method thereof | |
JP3190421B2 (en) | IC memory card system | |
JPH11328089A (en) | Id information write circuit in device for pci bus interface | |
JPH0516635B2 (en) | ||
JPS60204092A (en) | Portable electronic device | |
JPS60226099A (en) | Chip erasion controlling circuit |