JPH03171636A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH03171636A JPH03171636A JP31044289A JP31044289A JPH03171636A JP H03171636 A JPH03171636 A JP H03171636A JP 31044289 A JP31044289 A JP 31044289A JP 31044289 A JP31044289 A JP 31044289A JP H03171636 A JPH03171636 A JP H03171636A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- quantum well
- channel
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は電界効果トランジスタに間する．（従来の技
術） 従来提案ざれている電界効果トランジスタとして、例え
ば文献Ｉ：ＩＥＥＥ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ
Ｌｅｔｔｅｒｓ（アイイーイーイー エレクトロン
デバイス レターズ）ｖｏ１．ＥＤＬ−６，Ｎｏ．１
．１９８５年１月に開示ざれているものがある． この従来の電界効果トランジスタは、分子線エビタキシ
ャル成長法（ＭＢＥ法）等の結晶戒長法を用いて半絶縁
′ａＧａＡｓ基板上に順次に積層した、アンドーブＧａ
Ａｓバッファ層、Ｓｉドーブｎ−ＧａＡｓチャネル層、
Ｓｉドープｎ” −ＧａＡｓキャップ層を備え、ンース
領域及びドレイン領域のキャップ層にそれぞれオーミッ
ク電極を設けると共にチャネル領域のキャップ層をチャ
ネル層までリセスエツチングし、これにより露出させた
チャネル層にゲート電極を設けた構造を有する． （発明が解決しようとする課題） 上述した従来の電界効果トランジスタでは、トレイン電
圧が高くなりチャネルの電界強度が大きくなると、チャ
ネルで電子衝突電Ｍを生しる．この衝突電離で生じた電
子及び正孔のうち、電子はトレイン電極に及び正孔の一
部はゲート電極に導かれるが、正孔の他の一部はバッフ
ァ層及び半絶縁性基板に注入される．この注入ざれた正
孔はバッファ層或は半ｗ！締牲基板の深い準位に捕獲ざ
れ当該層の電子ポテンシャルを引き下げる．この結果、
チャネルとバッファ層との間の空乏層の幅が狭まり、ド
レイン電流が急激に増加してキンクそ生しトレイン電流
の飽和特性は急激に劣化する． この発明の目的は、上述した従来の問題点を解決し、ト
レイン電圧が高くなってもトレイン電流の変調を起さな
い或は変調の程度が小さい電界効果トランジスタを提供
することにある．（課題を解決するための手段） この目的の遠戊を図るため、この発明の電界効果トラン
ジスタは、基板上に順次に設けたバッファ層及びチャネ
ル層を備えて成る電界効果トランジスタにおいて、バッ
ファ層｛こ設けた正孔を溜゜めるための量子井戸形成層
と、量子井戸形成層と電気的に接続する正孔導出用電極
とを備えて成ることを特徴とする． （作用） このような構或によれば、量子井戸形戒層は価電子帯（
バレンスバンド）に正孔を溜めるための量子井戸層を形
戒する。従って衝突電離により生しバッファ層へ注入さ
れる正孔は、量子井戸形戒層に溜つ正孔導出用電極を介
して外部の電気回路等へと排出ざれる。
術） 従来提案ざれている電界効果トランジスタとして、例え
ば文献Ｉ：ＩＥＥＥ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ
Ｌｅｔｔｅｒｓ（アイイーイーイー エレクトロン
デバイス レターズ）ｖｏ１．ＥＤＬ−６，Ｎｏ．１
．１９８５年１月に開示ざれているものがある． この従来の電界効果トランジスタは、分子線エビタキシ
ャル成長法（ＭＢＥ法）等の結晶戒長法を用いて半絶縁
′ａＧａＡｓ基板上に順次に積層した、アンドーブＧａ
Ａｓバッファ層、Ｓｉドーブｎ−ＧａＡｓチャネル層、
Ｓｉドープｎ” −ＧａＡｓキャップ層を備え、ンース
領域及びドレイン領域のキャップ層にそれぞれオーミッ
ク電極を設けると共にチャネル領域のキャップ層をチャ
ネル層までリセスエツチングし、これにより露出させた
チャネル層にゲート電極を設けた構造を有する． （発明が解決しようとする課題） 上述した従来の電界効果トランジスタでは、トレイン電
圧が高くなりチャネルの電界強度が大きくなると、チャ
ネルで電子衝突電Ｍを生しる．この衝突電離で生じた電
子及び正孔のうち、電子はトレイン電極に及び正孔の一
部はゲート電極に導かれるが、正孔の他の一部はバッフ
ァ層及び半絶縁性基板に注入される．この注入ざれた正
孔はバッファ層或は半ｗ！締牲基板の深い準位に捕獲ざ
れ当該層の電子ポテンシャルを引き下げる．この結果、
チャネルとバッファ層との間の空乏層の幅が狭まり、ド
レイン電流が急激に増加してキンクそ生しトレイン電流
の飽和特性は急激に劣化する． この発明の目的は、上述した従来の問題点を解決し、ト
レイン電圧が高くなってもトレイン電流の変調を起さな
い或は変調の程度が小さい電界効果トランジスタを提供
することにある．（課題を解決するための手段） この目的の遠戊を図るため、この発明の電界効果トラン
ジスタは、基板上に順次に設けたバッファ層及びチャネ
ル層を備えて成る電界効果トランジスタにおいて、バッ
ファ層｛こ設けた正孔を溜゜めるための量子井戸形成層
と、量子井戸形成層と電気的に接続する正孔導出用電極
とを備えて成ることを特徴とする． （作用） このような構或によれば、量子井戸形戒層は価電子帯（
バレンスバンド）に正孔を溜めるための量子井戸層を形
戒する。従って衝突電離により生しバッファ層へ注入さ
れる正孔は、量子井戸形戒層に溜つ正孔導出用電極を介
して外部の電気回路等へと排出ざれる。
（実施例）
以下、図面ヲ参照し、この発明の実施例１こつき説明す
る。尚、図面はこの発明が理解できる程度に概略的に示
してあるにすぎず、従って各構或或分の形状、寸法、配
設位８％図示例に限定するものではない． 第１図はこの発明の実施例の構戒を概略的に示す断面図
であり、素子分離層で分Ｈされた電界効果トランジスタ
１素子分の構造を示す．同図にも示すように、この実施
例の電界効果トランジスタは、基板１０上に順次に設け
たバッファ層１２及びチャネル層１６を備え、バッファ
層１２に設けた正孔を溜めるための量子井戸形成層１４
と、量子井戸形戒層１４と電気的に接続する正孔導出用
電極］６とを備えた構或を有する． 以下、より詳細にこの実施例につき説明する．この実施
例では半絶締性ＧａＡｓ基板１０上に順次にアンドーブ
ＧａＡｓ下側バッファ層１２ａ，！１子井戸形成層１４
及びアンドープＧａＡｓ上側バッファ層１２ｂ！設け量
子井戸形成層１４をバッファ層１２ａ及び１２ｂにより
挟持する構造とする．量子井戸形成層１４は下側バッフ
ァ層１２ａ側から順次に設けたｐ−ＧａＡｓ層１４ａ，
ｐ−ＩｎＧａＡｓ層１４ｂ及びｐ−ＧａＡｓ層１４ｃか
ら或る，ＩｎＧａＡｓ層１４ｔ）に二次元正孔が誘起さ
れ、従ってチャネルで衝突電Ｍ（こより生した正孔は上
側バッファ層１２ｔ）及びＧａＡｓ層１４ｃを通遇した
の５ＩｎＧａＡｓ層１４ｂに溜る． Ｉ ｎＧａＡｓ層１４ｂにおける正孔の移動度を高める
ため、Ｉ ｎＧａＡｓ層１４ｂの層厚を臨界膜厚ｔ Ｍ
ＡＸ以下とする．膜厚ｔ ＭＡＸは転位の導入による格
子歪みの緩和が起らない最大の膜厚であり、膜厚ｔ Ｍ
ＡＸはＧａＡｓ層１２ａ、１２Ｃの格子定数及びＩ ｎ
ｘ Ｇａ＋−ｘ Ａｓ層１４ｔ）（Ｘ＞Ｏ）の格子定数
の不整合の大きさによって決まる．例えばＩｎＧａＡＳ
層１４１）をＩｎｏ．２Ｇａａ．．Ａｓ層とした場合、
ｔ ＭＡＸは２００λ程度となる．膜厚ｔ ＭＡＸは、
Ｉ ｎｘ Ｇａ＋−． Ａｓ層１４ｂの×が大きくなる
ほどすなわちＩｎｘＧ ａ ＋−ｘ Ａ Ｓ層１４ｂと
ＧａＡｓ層１２ａ、１２Ｃとの間の格子定数の差が大き
くなるほど、小ざ〈なる．臨界膜厚ｔ ＭＡＸ以下のＩ
ｎＧａＡｓ層１４ｂには格子不整合による格子歪みが
加わっているので、価電子帯の正孔の単位が分裂し、こ
の結果正孔の有効質量は小さ〈なる．従って歪みが加わ
っているＩｎＧａＡｓ層１４ｋ）に誘起される二次元正
孔の移動度は、ＧａＡｓ層１２ａ、１２ｂにおける正孔
の移動度及び歪みの加わっていない場合のＩ ｎＧａＡ
ｓ層１４ｂにおける二次元正孔の移動度よりも高くなる
． ざらにこの実施例では、上側バッファ層１２ｂの中央部
に順次にｎ−ＧａＡｓチャネル層１６及びｎ” −Ｇａ
Ａｓコンタクト層２０を設ける．また上側バッファ層１
２ｂの一方の側部に正孔導出用電極（オーミック電極）
１８を設ける．電極１８はシンタリングにより形或ざれ
た合金層２２を介して、Ｉ ｎＧａＡｓ層１４ｂと電気
的に接続する． そしてチャネル層１６の中央ｇ！３ヲ露出させるように
コンタクト層２０からチャネル層１６に至る深さの凹部
２４を設け、露出したチャネル層１６にゲート電極２６
を設ける．またコンタクト層２０の一方及び他方の側部
にはソース電極（オーミツウ電極）２８及びドレイン電
極（オーミック電極）３０を設ける．電極２８及び３０
はそれぞれシンタリングにより形成された合金層３２及
び３４を介して、チャネル層１６と電気的に接続する． ざらにこの実施例の電界効果トランジスタ１素子を分離
するため、上側バツファ層１２ｂから下側バッファ層１
２ａに至る深さの素子分離層３６を設ける。
る。尚、図面はこの発明が理解できる程度に概略的に示
してあるにすぎず、従って各構或或分の形状、寸法、配
設位８％図示例に限定するものではない． 第１図はこの発明の実施例の構戒を概略的に示す断面図
であり、素子分離層で分Ｈされた電界効果トランジスタ
１素子分の構造を示す．同図にも示すように、この実施
例の電界効果トランジスタは、基板１０上に順次に設け
たバッファ層１２及びチャネル層１６を備え、バッファ
層１２に設けた正孔を溜めるための量子井戸形成層１４
と、量子井戸形戒層１４と電気的に接続する正孔導出用
電極］６とを備えた構或を有する． 以下、より詳細にこの実施例につき説明する．この実施
例では半絶締性ＧａＡｓ基板１０上に順次にアンドーブ
ＧａＡｓ下側バッファ層１２ａ，！１子井戸形成層１４
及びアンドープＧａＡｓ上側バッファ層１２ｂ！設け量
子井戸形成層１４をバッファ層１２ａ及び１２ｂにより
挟持する構造とする．量子井戸形成層１４は下側バッフ
ァ層１２ａ側から順次に設けたｐ−ＧａＡｓ層１４ａ，
ｐ−ＩｎＧａＡｓ層１４ｂ及びｐ−ＧａＡｓ層１４ｃか
ら或る，ＩｎＧａＡｓ層１４ｔ）に二次元正孔が誘起さ
れ、従ってチャネルで衝突電Ｍ（こより生した正孔は上
側バッファ層１２ｔ）及びＧａＡｓ層１４ｃを通遇した
の５ＩｎＧａＡｓ層１４ｂに溜る． Ｉ ｎＧａＡｓ層１４ｂにおける正孔の移動度を高める
ため、Ｉ ｎＧａＡｓ層１４ｂの層厚を臨界膜厚ｔ Ｍ
ＡＸ以下とする．膜厚ｔ ＭＡＸは転位の導入による格
子歪みの緩和が起らない最大の膜厚であり、膜厚ｔ Ｍ
ＡＸはＧａＡｓ層１２ａ、１２Ｃの格子定数及びＩ ｎ
ｘ Ｇａ＋−ｘ Ａｓ層１４ｔ）（Ｘ＞Ｏ）の格子定数
の不整合の大きさによって決まる．例えばＩｎＧａＡＳ
層１４１）をＩｎｏ．２Ｇａａ．．Ａｓ層とした場合、
ｔ ＭＡＸは２００λ程度となる．膜厚ｔ ＭＡＸは、
Ｉ ｎｘ Ｇａ＋−． Ａｓ層１４ｂの×が大きくなる
ほどすなわちＩｎｘＧ ａ ＋−ｘ Ａ Ｓ層１４ｂと
ＧａＡｓ層１２ａ、１２Ｃとの間の格子定数の差が大き
くなるほど、小ざ〈なる．臨界膜厚ｔ ＭＡＸ以下のＩ
ｎＧａＡｓ層１４ｂには格子不整合による格子歪みが
加わっているので、価電子帯の正孔の単位が分裂し、こ
の結果正孔の有効質量は小さ〈なる．従って歪みが加わ
っているＩｎＧａＡｓ層１４ｋ）に誘起される二次元正
孔の移動度は、ＧａＡｓ層１２ａ、１２ｂにおける正孔
の移動度及び歪みの加わっていない場合のＩ ｎＧａＡ
ｓ層１４ｂにおける二次元正孔の移動度よりも高くなる
． ざらにこの実施例では、上側バッファ層１２ｂの中央部
に順次にｎ−ＧａＡｓチャネル層１６及びｎ” −Ｇａ
Ａｓコンタクト層２０を設ける．また上側バッファ層１
２ｂの一方の側部に正孔導出用電極（オーミック電極）
１８を設ける．電極１８はシンタリングにより形或ざれ
た合金層２２を介して、Ｉ ｎＧａＡｓ層１４ｂと電気
的に接続する． そしてチャネル層１６の中央ｇ！３ヲ露出させるように
コンタクト層２０からチャネル層１６に至る深さの凹部
２４を設け、露出したチャネル層１６にゲート電極２６
を設ける．またコンタクト層２０の一方及び他方の側部
にはソース電極（オーミツウ電極）２８及びドレイン電
極（オーミック電極）３０を設ける．電極２８及び３０
はそれぞれシンタリングにより形成された合金層３２及
び３４を介して、チャネル層１６と電気的に接続する． ざらにこの実施例の電界効果トランジスタ１素子を分離
するため、上側バツファ層１２ｂから下側バッファ層１
２ａに至る深さの素子分離層３６を設ける。
上述のように構１１ｉざれたこの実施例において、チャ
ネルで衝突電Ｍ１８生じるような高いドレイン電圧を印
加した場合、バッファ層１４ｔ）に注入ざれた正孔は、
Ｉ ｎＧａＡｓ層１４ｂに導かれ、外部回路と接続ざれ
電位がＯｖ又は負電位に保持ざれた電極１８より外部回
路へと排出される．またＩ ｎＧａＡｓ層１４ｂにおけ
る正孔の移動度は高いので、正孔がチャネルから電極１
８に伝導するまでの間の抵抗を小さくてき、従って正孔
の伝導による電子ポテンシャルの低下を充分に少なくで
きる．このように正孔が外部回路へと排出ざれまた正孔
の伝導による電子ポテンシャルの低下を少なくできるの
で、バッファ層１４ｂの正孔注入による電位の変動をな
くし或は少くでき、この結果、ドレイン電流の飽和特性
を従来よりも良好にすることができる． 次にこの発明の理解を深めるために、この実施例の製造
工程につき第２図及び第１図を参照し一例を挙げて説明
する．第２図（Ａ）〜ＣＣ’）はこの実施例の主要な製
造工程を段階的に示す断面図である． まず第２図（Ａ）にも示すように、半絶繍性ＧａＡｓ基
板１０上に順次に、アンドーブＧａＡｓバッファ層１２
ａ，Ｂｅドーブｐ−ＧａＡｓ＃１４ａ，Ｂｅドーブｐ−
ＩｎＧａＡＳ層１４ｂ，Ｂｅドーブｐ−ＧａＡｓ層１４
Ｃ２アンドーブＧａＡｓバッファ層１２ｂ，Ｓｉドープ
ｎ一Ｇ’ ａ Ａ ｓチャネル層１６及びＳｉドーブｎ
＋ ＋＋ＧａＡｓコンタクト層２０％、分子線或長法
（ＭＢＥ法）によりエビタキシャル成長させる．次に第
２図ＣＢ）にも示すように、コンタクト層２０、チャネ
ル層１６及びバツファ層１２１）を部分的にエッチング
除去してバツファ層１２ｂの中央部にメサ部３８を形或
し、そののちバツファ層１２ｂからバツファ層１４ａま
で部分的に酸素イオンを注入することによって素子分離
層３６を形戒する。
ネルで衝突電Ｍ１８生じるような高いドレイン電圧を印
加した場合、バッファ層１４ｔ）に注入ざれた正孔は、
Ｉ ｎＧａＡｓ層１４ｂに導かれ、外部回路と接続ざれ
電位がＯｖ又は負電位に保持ざれた電極１８より外部回
路へと排出される．またＩ ｎＧａＡｓ層１４ｂにおけ
る正孔の移動度は高いので、正孔がチャネルから電極１
８に伝導するまでの間の抵抗を小さくてき、従って正孔
の伝導による電子ポテンシャルの低下を充分に少なくで
きる．このように正孔が外部回路へと排出ざれまた正孔
の伝導による電子ポテンシャルの低下を少なくできるの
で、バッファ層１４ｂの正孔注入による電位の変動をな
くし或は少くでき、この結果、ドレイン電流の飽和特性
を従来よりも良好にすることができる． 次にこの発明の理解を深めるために、この実施例の製造
工程につき第２図及び第１図を参照し一例を挙げて説明
する．第２図（Ａ）〜ＣＣ’）はこの実施例の主要な製
造工程を段階的に示す断面図である． まず第２図（Ａ）にも示すように、半絶繍性ＧａＡｓ基
板１０上に順次に、アンドーブＧａＡｓバッファ層１２
ａ，Ｂｅドーブｐ−ＧａＡｓ＃１４ａ，Ｂｅドーブｐ−
ＩｎＧａＡＳ層１４ｂ，Ｂｅドーブｐ−ＧａＡｓ層１４
Ｃ２アンドーブＧａＡｓバッファ層１２ｂ，Ｓｉドープ
ｎ一Ｇ’ ａ Ａ ｓチャネル層１６及びＳｉドーブｎ
＋ ＋＋ＧａＡｓコンタクト層２０％、分子線或長法
（ＭＢＥ法）によりエビタキシャル成長させる．次に第
２図ＣＢ）にも示すように、コンタクト層２０、チャネ
ル層１６及びバツファ層１２１）を部分的にエッチング
除去してバツファ層１２ｂの中央部にメサ部３８を形或
し、そののちバツファ層１２ｂからバツファ層１４ａま
で部分的に酸素イオンを注入することによって素子分離
層３６を形戒する。
次に第２図（Ｃ）にも示すように、コンタクト層２０に
ソース電極２８及びドレイン電極３０を設けそののちシ
ンタリングを行なって電極２８及び３０の下側にそれぞ
れ合金層３２及び３４を形威し、ざらにバッファ層１２
ｂに正孔導出用電極］８を設けそののちシンタリングを
行なって電極］８の下側に合金層２２を形戒する． 次に第１図にも示すように、コンタクト層２０及びチャ
ネル層１６をリセスエッチングにより部分的に除去して
凹部２４を形戒し、凹部２４を介して露出したチャネル
層１６の中央部にゲート電極を形成し、所定の電界効果
トランジスタを得る． この発明は上述した実施例にのみ限定ざれるものではな
く、従って各構戊戒分の導電型、形戊材料、ドーピング
材料、形或方法、配設位置、寸法、形状及びその他の条
件を任意好適に変更できる． 例えば、上述の実施例ではアンドープＧａＡｓバッファ
層１２にＩｎＧａＡｓ層を挿入しＩｎＧａＡｓ層及びこ
のＩｎＧａＡｓ層近傍領域のＧａＡｓバッファ層１２に
アクセブタ不純物をドーブすることによって、ｐ−Ｇａ
Ａｓ層１４ａ，ｐ−ＩｎＧａＡｓ層１４ｂ及びｐ−Ｇａ
Ａｓ層１４ｃから戊る量子井戸形成層１４を形成し、ｐ
−ＩｎＧａＡｓ層１４ｔ）に二次元正孔を誘起させるよ
うにしたが、量子井戸形成層の構成をこれに限定するも
のではない．このほか、例えば量子井戸形成層をｐ−Ｉ
ｎＧａＡｓ層のみから構戒しアンドーブＧａＡｓ上側バ
ッファ層及びアンドーブＧａＡｓ下側バッファ層で扶持
する構成としてもよい．或は量子井戸形成層を下側バッ
ファ層側から順次に設けたｐ−ＧａＡｓ層、アンドーブ
ＩｎＧａＡｓ層及びｐ−ＧａＡｓ層から構成するように
してもよい． またチャネル層及びコンタクト層の形成ヲＭＢＥ法等の
エビタキシャル成長法のほか、イオン注入法を用いて行
なってもよい． （発明の効果） 上述した説明からも明らかなように、この発明の電界効
果トランジスタによれば、量子井戸形成層は価電子帯（
バレンスバンド）に正孔を溜めるための量子井戸層を形
戒する．従って衝突電離により生しパッファ層へ注入さ
れる正孔は、量子井戸形成層に溜り正孔導出用電極を介
して外部の電気回路等へと排出ざれる．その結果、正孔
の注入によるバッファ層の電位の変動をなくし或は小さ
くでき、これかため従来よりもトレイン電流の飽和特性
か良好な電界効果トランジスタを提供できる．
ソース電極２８及びドレイン電極３０を設けそののちシ
ンタリングを行なって電極２８及び３０の下側にそれぞ
れ合金層３２及び３４を形威し、ざらにバッファ層１２
ｂに正孔導出用電極］８を設けそののちシンタリングを
行なって電極］８の下側に合金層２２を形戒する． 次に第１図にも示すように、コンタクト層２０及びチャ
ネル層１６をリセスエッチングにより部分的に除去して
凹部２４を形戒し、凹部２４を介して露出したチャネル
層１６の中央部にゲート電極を形成し、所定の電界効果
トランジスタを得る． この発明は上述した実施例にのみ限定ざれるものではな
く、従って各構戊戒分の導電型、形戊材料、ドーピング
材料、形或方法、配設位置、寸法、形状及びその他の条
件を任意好適に変更できる． 例えば、上述の実施例ではアンドープＧａＡｓバッファ
層１２にＩｎＧａＡｓ層を挿入しＩｎＧａＡｓ層及びこ
のＩｎＧａＡｓ層近傍領域のＧａＡｓバッファ層１２に
アクセブタ不純物をドーブすることによって、ｐ−Ｇａ
Ａｓ層１４ａ，ｐ−ＩｎＧａＡｓ層１４ｂ及びｐ−Ｇａ
Ａｓ層１４ｃから戊る量子井戸形成層１４を形成し、ｐ
−ＩｎＧａＡｓ層１４ｔ）に二次元正孔を誘起させるよ
うにしたが、量子井戸形成層の構成をこれに限定するも
のではない．このほか、例えば量子井戸形成層をｐ−Ｉ
ｎＧａＡｓ層のみから構戒しアンドーブＧａＡｓ上側バ
ッファ層及びアンドーブＧａＡｓ下側バッファ層で扶持
する構成としてもよい．或は量子井戸形成層を下側バッ
ファ層側から順次に設けたｐ−ＧａＡｓ層、アンドーブ
ＩｎＧａＡｓ層及びｐ−ＧａＡｓ層から構成するように
してもよい． またチャネル層及びコンタクト層の形成ヲＭＢＥ法等の
エビタキシャル成長法のほか、イオン注入法を用いて行
なってもよい． （発明の効果） 上述した説明からも明らかなように、この発明の電界効
果トランジスタによれば、量子井戸形成層は価電子帯（
バレンスバンド）に正孔を溜めるための量子井戸層を形
戒する．従って衝突電離により生しパッファ層へ注入さ
れる正孔は、量子井戸形成層に溜り正孔導出用電極を介
して外部の電気回路等へと排出ざれる．その結果、正孔
の注入によるバッファ層の電位の変動をなくし或は小さ
くでき、これかため従来よりもトレイン電流の飽和特性
か良好な電界効果トランジスタを提供できる．
第１図はこの発明の実施例の構或を概略的に示す断面図
、 第２図（Ａ）〜（Ｃ）は実施例の主要な製造工程を段階
的に示す断面図である． １０・・・基板、 １２・・・バッファ層］４
・・・量子井戸形或層 １８・・・正孔導出用電極。
、 第２図（Ａ）〜（Ｃ）は実施例の主要な製造工程を段階
的に示す断面図である． １０・・・基板、 １２・・・バッファ層］４
・・・量子井戸形或層 １８・・・正孔導出用電極。
Claims (1)
- （１）基板上に順次に設けたバッファ層及びチャネル層
を備えて成る電界効果トランジスタにおいて、 前記バッファ層に設けた正孔を溜めるための量子井戸形
成層と、該量子井戸形成層と電気的に接続する正孔導出
用電極とを備えて成ることを特徴とする電界効果トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31044289A JPH03171636A (ja) | 1989-11-29 | 1989-11-29 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31044289A JPH03171636A (ja) | 1989-11-29 | 1989-11-29 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171636A true JPH03171636A (ja) | 1991-07-25 |
Family
ID=18005298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31044289A Pending JPH03171636A (ja) | 1989-11-29 | 1989-11-29 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03171636A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260339A (ja) * | 1990-10-19 | 1992-09-16 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2007059589A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2008532261A (ja) * | 2005-01-25 | 2008-08-14 | モクストロニクス，インコーポレイテッド | 高性能ｆｅｔデバイス及び方法 |
| JP2013201189A (ja) * | 2012-03-23 | 2013-10-03 | Toyota Central R&D Labs Inc | 半導体装置 |
-
1989
- 1989-11-29 JP JP31044289A patent/JPH03171636A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260339A (ja) * | 1990-10-19 | 1992-09-16 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2008532261A (ja) * | 2005-01-25 | 2008-08-14 | モクストロニクス，インコーポレイテッド | 高性能ｆｅｔデバイス及び方法 |
| JP2007059589A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2013201189A (ja) * | 2012-03-23 | 2013-10-03 | Toyota Central R&D Labs Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465814B2 (en) | Semiconductor device | |
| KR100204688B1 (ko) | 헤테로 인터페이스를 가진 전계효과 트랜지스터 | |
| US5488237A (en) | Semiconductor device with delta-doped layer in channel region | |
| CN101331599A (zh) | 场效应晶体管 | |
| JP5179694B2 (ja) | 後面にドナーをドープしたヘテロ構造 | |
| EP0194197A1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
| JP2008258299A (ja) | 電界効果トランジスタ | |
| US8587027B2 (en) | Field effect transistor, method of manufacturing the same, and semiconductor device | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPS59207667A (ja) | 半導体装置 | |
| CN111863962A (zh) | 一种新型AlGaN基多沟道场效应晶体管 | |
| JP3127874B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4899077B2 (ja) | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ | |
| JP2005302916A (ja) | 半導体装置 | |
| JPH03171636A (ja) | 電界効果トランジスタ | |
| EP0602671B1 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| JPH0249465A (ja) | 化合物半導体装置、および素子分離帯の製造方法 | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| US6570194B2 (en) | Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same | |
| JPH08255898A (ja) | 半導体装置 | |
| JP2815642B2 (ja) | 電界効果トランジスタ | |
| JPH07142508A (ja) | 電界効果型素子とその製造方法 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JPH04125940A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3053862B2 (ja) | 半導体装置 |