JPH03169063A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03169063A JPH03169063A JP30954989A JP30954989A JPH03169063A JP H03169063 A JPH03169063 A JP H03169063A JP 30954989 A JP30954989 A JP 30954989A JP 30954989 A JP30954989 A JP 30954989A JP H03169063 A JPH03169063 A JP H03169063A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- electrode
- semiconductor layer
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路装置に関し、特に拡散抵抗を有
する半導体集積回路装置に関する。
する半導体集積回路装置に関する。
［従来の技術］
従来、この種の半導体集積装置は、抵抗に対して並列に
容量をもたせたい場合、Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ構造（以下、Ｍ
ＩＳ構造と称す）等のコンデンサを接続していた。
容量をもたせたい場合、Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ構造（以下、Ｍ
ＩＳ構造と称す）等のコンデンサを接続していた。
［発明が解決しようとする課題］
上述した従来の半導体集積回路装置は、ＭＩＳ構造等の
コンデンサを使用していることから、所望の容量値のコ
ンデンサを形成するためには面積を広く占めることとな
り、半導体集積回路装置の集積度を高めることができな
いという欠点がある。
コンデンサを使用していることから、所望の容量値のコ
ンデンサを形成するためには面積を広く占めることとな
り、半導体集積回路装置の集積度を高めることができな
いという欠点がある。
また、ＭＩＳ構造等のコンデンサの容量値はプロセスの
バラツキに影響されるという欠点がある。
バラツキに影響されるという欠点がある。
［発明の従来技術に対する相違点］
上述した従来の半導体集積回路装置に対し、本発明は空
乏層を形成することによって拡散抵抗自体に容量もたせ
、ＭＩＳ構造等のコンデンサを特別に接続しないという
相違点を有し、更に空乏層の厚さを調整することによっ
て外部から容量値が調整可能であるという相違点を有す
る。
乏層を形成することによって拡散抵抗自体に容量もたせ
、ＭＩＳ構造等のコンデンサを特別に接続しないという
相違点を有し、更に空乏層の厚さを調整することによっ
て外部から容量値が調整可能であるという相違点を有す
る。
［課題を解決するための手段コ・
本発明の半導体集積回路装置は、互いに並列に接続され
た拡散抵抗とコンデンサとを有する半導体集積回路装置
において、前記拡散抵抗を周囲から絶縁分離する空乏層
を形成し、当該空乏層がアースに対して有する容量値を
前記コンデンサとして用いることを特徴とする。
た拡散抵抗とコンデンサとを有する半導体集積回路装置
において、前記拡散抵抗を周囲から絶縁分離する空乏層
を形成し、当該空乏層がアースに対して有する容量値を
前記コンデンサとして用いることを特徴とする。
［実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積回路装置の
等価回路であり、図中の１， ３， ７， ８，
９，１３，１４，１Ｂは拡散抵抗、４，ｌ８はコンデン
サ、２， ５， ６， １０， １１， １
２， １５，１７はトランジスタである。第２図は第
１図中に示す拡散抵抗とコンデンサとが並列接続された
部分ｌ９または２０を示す平面図である。第３図は第２
図■一■の断面図である。
等価回路であり、図中の１， ３， ７， ８，
９，１３，１４，１Ｂは拡散抵抗、４，ｌ８はコンデン
サ、２， ５， ６， １０， １１， １
２， １５，１７はトランジスタである。第２図は第
１図中に示す拡散抵抗とコンデンサとが並列接続された
部分ｌ９または２０を示す平面図である。第３図は第２
図■一■の断面図である。
第１図に示すように部分１９は抵抗３にコンデンサ４が
並列に接続され、Ｂ点がアースへつながっている。また
同様に、部分２０は抵抗１６にコンデンサ１８が並列に
接続され、Ｄ点がアースへつながっている。本実施例は
、第３図に示すようにＰ型半導体層３１を拡散抵抗とし
たものであり、電極２６と電極２７の間に抵抗値を持つ
。電極２８には、電極２６，電極２７にかかる電圧以上
の電圧をかけＰ型半導体層３１とＮ型半導体層３２のＰ
Ｎ接合に逆バイアスがかかるようにして、Ｐ型半導体層
３１の拡散抵抗を他から絶縁する。更に、この時同時に
、空乏Ｎ３３が広がりＰ型半導体層３１の拡散抵抗はア
ースに対して容量を持つ。
並列に接続され、Ｂ点がアースへつながっている。また
同様に、部分２０は抵抗１６にコンデンサ１８が並列に
接続され、Ｄ点がアースへつながっている。本実施例は
、第３図に示すようにＰ型半導体層３１を拡散抵抗とし
たものであり、電極２６と電極２７の間に抵抗値を持つ
。電極２８には、電極２６，電極２７にかかる電圧以上
の電圧をかけＰ型半導体層３１とＮ型半導体層３２のＰ
Ｎ接合に逆バイアスがかかるようにして、Ｐ型半導体層
３１の拡散抵抗を他から絶縁する。更に、この時同時に
、空乏Ｎ３３が広がりＰ型半導体層３１の拡散抵抗はア
ースに対して容量を持つ。
この時の容量Ｃを次の（１）式に示す。
ε８◆ εＳ◆ Ｓ
Ｃ＝ ・・・・・・・・・・・・
・・・・・・・（１）ｄ ただし、εのは真空中の誘電率、εＳはＮ型半導体層３
２の比誘電率、ｄは空乏Ｎ３３の厚さ、モしてＳは第２
図のＷとＬの積である。一般的な条件で試算すると、
（１）式より１μｍ２当りの容量値は０．３ｆＦ程度で
ある。空乏層３３の厚さｄは電極２８にかける電圧によ
り決まり、その電圧が高ければ空乏層３３の厚さｄは大
きくなり、電圧が低ければ空乏層３３の厚さｄは小さく
なる。従って（１）式より電極２８にかける電圧により
容量が可変可能であり、１μｍ２当り０．１ｆＦ程度可
変できる。ゆえに、第２図の拡散抵抗は抵抗値と可変な
容量値を同時に持つことになる。
・・・・・・・（１）ｄ ただし、εのは真空中の誘電率、εＳはＮ型半導体層３
２の比誘電率、ｄは空乏Ｎ３３の厚さ、モしてＳは第２
図のＷとＬの積である。一般的な条件で試算すると、
（１）式より１μｍ２当りの容量値は０．３ｆＦ程度で
ある。空乏層３３の厚さｄは電極２８にかける電圧によ
り決まり、その電圧が高ければ空乏層３３の厚さｄは大
きくなり、電圧が低ければ空乏層３３の厚さｄは小さく
なる。従って（１）式より電極２８にかける電圧により
容量が可変可能であり、１μｍ２当り０．１ｆＦ程度可
変できる。ゆえに、第２図の拡散抵抗は抵抗値と可変な
容量値を同時に持つことになる。
尚、第２図および第３図中の２９． ３０． ３６
は絶縁膜、３４はＮ型半導体層、３５はＰ型半導体層で
ある。
は絶縁膜、３４はＮ型半導体層、３５はＰ型半導体層で
ある。
第４図は本発明の第２の実施例の拡散抵抗の平面図であ
り、第１図の部分１９，２０に対応する部分を示す。前
記実施例と同様に、第４図に示す部分は抵抗にコンデン
サが並列に接続され、一端がアースへつながっている。
り、第１図の部分１９，２０に対応する部分を示す。前
記実施例と同様に、第４図に示す部分は抵抗にコンデン
サが並列に接続され、一端がアースへつながっている。
本実施例の特徴は、長さ２Ｌ，幅Ｗの一対の拡散抵抗３
９．４０をその両端部で電極４８．４７で接続して並列
に設けたことてあり、他は前記実施例と同様である。拡
散抵抗値は拡散抵抗長しと幅Ｗの比で決まり、Ｌが大き
いと拡散抵抗値は大きくなり、Ｗが大きいと拡散抵抗値
は小さくなる。拡散抵抗が持つ容量値は（１）式で与え
られ、抵抗の面積Ｓ、すなわちＷとＬの′積で決まる。
９．４０をその両端部で電極４８．４７で接続して並列
に設けたことてあり、他は前記実施例と同様である。拡
散抵抗値は拡散抵抗長しと幅Ｗの比で決まり、Ｌが大き
いと拡散抵抗値は大きくなり、Ｗが大きいと拡散抵抗値
は小さくなる。拡散抵抗が持つ容量値は（１）式で与え
られ、抵抗の面積Ｓ、すなわちＷとＬの′積で決まる。
従って、この実施例では拡散抵抗を並列接続しているの
で、拡散抵抗値を変えず容量値だけを４倍程度大きくで
きる利点がある。
で、拡散抵抗値を変えず容量値だけを４倍程度大きくで
きる利点がある。
［発明の効果コ
以上説明したように本発明は、拡散抵抗を有する半導体
集積回路装置において、外部にＭＩＳ構造等のコンデン
サを接続することなく容量を持たせることができ、半導
体集積回路装置の集積度を高め、チップ面積を縮小し、
生産数を増加できる効果がある。
集積回路装置において、外部にＭＩＳ構造等のコンデン
サを接続することなく容量を持たせることができ、半導
体集積回路装置の集積度を高め、チップ面積を縮小し、
生産数を増加できる効果がある。
またＭＩＳ構造等のコンデンサの容量はプロセスにより
変動するが、本発明は拡散抵抗を絶縁分離するための電
圧を変化させることにより、容量値を制御でき、半導体
集積回路装置が目標の特性になるように調整することが
できる効果がある。
変動するが、本発明は拡散抵抗を絶縁分離するための電
圧を変化させることにより、容量値を制御でき、半導体
集積回路装置が目標の特性になるように調整することが
できる効果がある。
第１図は本発明の一実施例にかかる半導体集積回路装置
の等価回路、第２図は第１図中の要部を示す平面図、第
３図は第２図中の■一■矢視断面図、第４図は本発明の
第２実施例に係る半導体集積回路装置の要部の平面図で
ある。 １， ３， ７， ８， ９， １３，
１４，１６，３１，３９．４０・・・・・拡散抵抗、４
， １ ８ ・コンデンサ、 ２， ５， ６， １０， １ １，１２，
１５．１７・・・・・・・トランジスタ、２６， ２
７． ２８， ４６．４７・ ・ ・ ・ ・ ・ ・ ・・ ａ電極
、３２， ３４・ Ｎ型半導体層、 ２９，３０．３６・・・・・・・絶縁膜、３１，３５・
・・・・・・・・・Ｐ型半導体層、３３・・・・・・・
・・・・・・空乏層。
の等価回路、第２図は第１図中の要部を示す平面図、第
３図は第２図中の■一■矢視断面図、第４図は本発明の
第２実施例に係る半導体集積回路装置の要部の平面図で
ある。 １， ３， ７， ８， ９， １３，
１４，１６，３１，３９．４０・・・・・拡散抵抗、４
， １ ８ ・コンデンサ、 ２， ５， ６， １０， １ １，１２，
１５．１７・・・・・・・トランジスタ、２６， ２
７． ２８， ４６．４７・ ・ ・ ・ ・ ・ ・ ・・ ａ電極
、３２， ３４・ Ｎ型半導体層、 ２９，３０．３６・・・・・・・絶縁膜、３１，３５・
・・・・・・・・・Ｐ型半導体層、３３・・・・・・・
・・・・・・空乏層。
Claims (1)
- 互いに並列に接続された拡散抵抗とコンデンサとを有す
る半導体集積回路装置において、前記拡散抵抗を周囲か
ら絶縁分離する空乏層を形成し、当該空乏層がアースに
対して有する容量値を前記コンデンサとして用いること
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30954989A JPH03169063A (ja) | 1989-11-29 | 1989-11-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30954989A JPH03169063A (ja) | 1989-11-29 | 1989-11-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03169063A true JPH03169063A (ja) | 1991-07-22 |
Family
ID=17994352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30954989A Pending JPH03169063A (ja) | 1989-11-29 | 1989-11-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03169063A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667538B2 (en) * | 2000-05-24 | 2003-12-23 | Sony Corporation | Semiconductor device having semiconductor resistance element and fabrication method thereof |
| KR100427924B1 (ko) * | 2000-10-20 | 2004-04-28 | 산요덴키가부시키가이샤 | 반도체 장치의 제조 방법 |
-
1989
- 1989-11-29 JP JP30954989A patent/JPH03169063A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667538B2 (en) * | 2000-05-24 | 2003-12-23 | Sony Corporation | Semiconductor device having semiconductor resistance element and fabrication method thereof |
| US6902992B2 (en) | 2000-05-24 | 2005-06-07 | Sony Corporation | Method of fabricating semiconductor device having semiconductor resistance element |
| KR100427924B1 (ko) * | 2000-10-20 | 2004-04-28 | 산요덴키가부시키가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951141B2 (ja) | 選局装置 | |
| US4297654A (en) | Crystal oscillator including a MOS-capacitor | |
| US4456917A (en) | Variable capacitor | |
| US6836399B2 (en) | Integrated circuit metal-insulator-metal capacitors formed of pairs of capacitors connected in antiparallel | |
| US4831431A (en) | Capacitance stabilization | |
| US6784044B2 (en) | High dopant concentration diffused resistor and method of manufacture therefor | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| KR950004608A (ko) | 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법 | |
| KR100221440B1 (ko) | 용량성 소자를 갖는 반도체 장치 | |
| US4449141A (en) | Variable capacitor | |
| US3612964A (en) | Mis-type variable capacitance semiconductor device | |
| JPH03169063A (ja) | 半導体集積回路装置 | |
| JPH02137256A (ja) | 半導体集積回路 | |
| JPS59104180A (ja) | 可変容量ダイオ−ド | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| US3585414A (en) | Continuously tunable varactor | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPH02137255A (ja) | 半導体集積回路 | |
| JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
| JP2000058877A (ja) | 半導体可変容量素子 | |
| JPH04127565A (ja) | 抵抗素子を有する半導体装置 | |
| JPH03155659A (ja) | 半導体装置 | |
| GB2103012A (en) | Variable capacitor |