JPH03163657A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のプロセッサが伝送路を介して互いに
接続され、相互にデータのやυとシを行いながら各々所
定の情報処理を実行するマルチプロセッサシステム、特
にその各プロセッサのリセット処理に関するものである
。

〔従来の技術〕

第２図は例えば特開昭６２−２４５３６２号公報に示さ
れた従来のマルチプロセッサシステムを示すブロック図
である。図において、１〜３は図示を省略した他の装置
にそれぞれ接続されて、相互にデータのやｂとシを行い
ながら各々所定の情報処理を実行している複数のプロセ
ッサである。４はこれらプロセッサ１〜３０間を接続す
る伝送路としてのデータパスである。筐た、各プロセッ
サ１〜３内において、５は前記データパス４を介して他
のプロセッサ（１〜３）との間でデータのやりとシを行
っている送受信手段であシ、６はプロセッサ１〜３にリ
セット要求の発生が発生した場合に、それが備えられて
いるプロセッサ１〜３をリセットするためのリセット手
段である。

ここで、図示のマルチプロセッサシステムはリセット制
御に関して、プロセッサ１を上位プロセッサ、プロセッ
サ２釦よび３を下位プロセッサとする階層化された構造
となっている。従って、プロセッサ２シよび３のリセッ
トはプロセッサ１の制御の下に実行される。

次に動作について説明する。各プロセッサ１〜３は各々
の内部に備えられた送受信手段５を用い、データバス４
を経由して相互にデータのやシとシを行って、それぞれ
情報の処理を実行している。

ここで、プロセッサ１にＤいてυセクト要求が発生した
場合、プロセッサ１では内部のリセット手段６を起動し
て自身のリセットを実行するとともに、プロセッサ２シ
よび３に対するリセット信号を、内部の送受信手段５よ
りデータバス４に送出する。このリセット信号はデータ
バス４を介してプロセッサ２かよび３の送受信手段５に
て受信され、各プロセッサ２釦よび３はこのリセット信
号に従って内部のリセット手段６を起動して自身のリセ
ットを実行する。

また、プロセッサ２においてリセット要求が発生した場
合、プロセッサ２は描該リセット要求をプロセッサ１に
宛てて、内部の送受信手段５ようデータバス４に送出す
る。このリセット要求を受け取ったプロセッサ１は、そ
れ自身の処理に同期させてリセット信号を生成し、送受
信手段５よりデータバス４を介してプロセッサ２へ返送
する。

プロセッサ２ではこのリセット信号を受けると、内部の
リセット手段６を起動して自身をリセットする。なお、
プロセッサ３でリセノト要求が発生した場合も、これと
同一の手順によってプロセッサ３がリセットされる。

このように、上位のプロセッサ１にて下位のプロセッサ
２ふ・よび３のリセット制御を行うことによって、下位
のプロセッサ２シよび３のリセット動作を上位のプロセ
ッサ１の処理に同期させ、複数のプロセッサ１〜３相互
の通信を正常に保っている。

〔発明が解決しようとする課題〕

従来のマルチプロセッサシステムは以上のように構成さ
れているので、プロセッサ１〜３をリセット制御に関し
て階層的に構成することが必要で、システムの構築に制
約を受け、柔軟なシステムの構築ができなくなるばかや
か、下位のプロセッサ２（３）にプログラムの暴走等の
異常が発生してリセット要求が送出された場合に、上位
のプロセッサ１でそれよりも優先順位の高い処理を実行
していれば、当該処理が終了するまでこのリセット要求
が受け付けられず、リセット要求発生から実際にリセッ
トの処理が実行されるまでに長時間を要し、長期にわた
って下位のプロセッサ２（３）の異常状態が継続するこ
ととなシ、また、下位のプロセッサ２（３）からのリセ
ット要求がハードウエア異常などによって上位のプロセ
ッサ１に伝達されなかった場合、下位のプロセッサは永
久に異常状態を続けることになって、異常発生時にはす
みやかに該当部分のリセットを行って、異常状態を極力
短くする必要のおるシステムにふ・いては致命的な欠陥
となるなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、リセット制御に関してプロセノサを階層化する
ことなく、各プロセッサのリセット要求に対してすみや
かにリセントの処理を実行し、各プロセッサのリセット
動作に他のプロセッサの処理を同期させることのできる
マルチプロセッサシステムを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るマルチプロセッサシステムは、リセット
が開始されてから初期化の処理が終了する１での間、当
該プロセッサとの通信を禁止する通信禁止信号を有意に
する禁止信号発生手段と、他のプロセッサの禁止信号発
生手段が発生する通信禁止信号を監視してそれが有意で
あることを検出ナると、その通信禁止信号を発生したプ
ロセノサとの通信の禁止の指示を、送受信手段に対して
与える禁止信号監視手段を設けたものである。

〔作用〕

この発明における各プロセッサは、リセット要求が発生
するとリセット手段を用いてすみやかに自身のリセット
処理を実行するとともに、リセットが開始されると初期
化の処理が終了するまでの間、禁止信号発生手段の発生
している通信禁止信号を有意にし、筐た、他のプロセッ
サとの通信時には、各プロセッサの禁止信号発生手段の
発生している通信禁止信号の有意／無意を禁止信号監視
手段にて判定し、有意であれば送受信による通信をとυ
やめ、無意であることを確認した場合にのみデータの送
受信を行うことによう、リセット制御に関してプロセッ
サを階層化することなく、各プロセッサのリセット要求
に対してすみやかにリセット処理が実行でき、各プロセ
ッサのリセット動作に他のプロセッサの処理を同期させ
ることができるマルチプロセッサシステムを実現する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図にかいて、１〜３はプロセッサ、４は伝送路としての
データパス、５は送受信手段、６はリセット手段であシ
、第２図に同一符号を付した従来のそれらと同一　ある
いは相当部分である。

筐た、７は各プロセッサ１〜３内に配置され、前記リセ
ット手段６によるリセットが開始されてからそのプロセ
ッサ１〜３の初期化の処理が終了するまでの間、当該プ
ロセッサ１〜３とのデータの送受信を禁止する通信禁止
信号を有意にする禁止信号発生手段である。８は同じく
各プロセッサ１〜３内に配置され、他のプロセッサ１〜
３内の禁止信号発生手段Ｔが発生する通信禁止信号の有
意／無意の監視を行い、通信禁止信号が有意であること
を検出すると、送受信手段５に対して当該通信禁止信号
を発生した禁止信号発生手段７の属するプロセッサ１〜
３とのデータの送受信の禁止を指示する禁止信号監視手
段である。１１〜１３は禁止信号発生手段７からの通信
禁止信号が伝送される禁止信号線であシ、１１にはプロ
セッサ１からの通信禁止信号が伝送され、１２にはプロ
セッサ２からの、１３にはプロセッサ３からの通信禁止
信号がそれぞれ伝送される。

次に動作について説明する。各プロセッサ１〜３は各々
の内部に備えられた禁止信号監視手段８にて禁止信号線
１１〜１３上の通信禁止信号の監視を行い、その監視結
果に基づいて送受信手段５に通信の可否を通知し、通信
可の場合にデータバス４を経由して相互にデータのやシ
とシを行ってそれぞれ情報の処理を実行している。例え
ば、プロセッサ１の禁止信号監視手段８は禁止信号線１
２釦よび１３上の通信禁止信号の監視を行っておシ、プ
ロセッサ２ヘデータを送信しようとす．る場合、プロセ
ッサ２の禁止信号発生手段７よｂ禁止信号線１２に送出
された通信禁止信号の有意／無意の判定を行う。プロセ
ッサ２はリセット処理の実行中ではないため、禁止信号
線１２上の通信禁止信号は無意である。従って、プロセ
ッサ１は送信すべきデータを送受信手段５よりデータパ
ス４へ送出し、プロセッサ２はそのデータを送受信手段
５にてデータパス４より受け取る。

ここで、プロセッサ２においてリセクト要求が発生した
場合、プロセッサ２では内部のリセット手段６を起動し
て自身のリセット処理を開始し、当該プロセッサ２内の
禁止信号発生手段７は、このリセット処理の開始ととも
に禁止信号線１２に送出している通信禁止信号を有意に
する。その後、プロセッサ２の動作は、リセット解除か
ら初期化処理へと進行するが、前記禁止信号発生手段Ｔ
はこの初期化の処理が終了するまで通信禁止信号の有意
を継続する。従って、その期間中はプロセッサ１の禁止
信号監視手段８による禁止信号線１２上の通信禁止信号
の判定結果は有意であシ、当該禁止信号監視手段８は自
プロセッサ１内の送受信手段５に対して、プロセッサ２
とのデータの送受信の禁止を指示する。そのため、プロ
セッサ１はこの通信禁止信号が無意となる１でプロセッ
サ２へのデータの送受信を待ち合わせるか、当該通信を
とシやめて次の処理の実行を開始する。

このように、プロセッサ１は通信相手であるプロセッサ
２が非同期でリセットされた場合でも、誤ったデータの
送受信を行うことなくリセット動作に同期して処理を進
めることができる。従って、リセット制御に釦いて各プ
ロセッサを階層化せずに同一レベルとして扱いながら、
複数のプロセッサ１〜３間の通信を正常に保つことが可
能となる。

なお、プロセクサ１あるいは３においてリセット要求が
発生した場合も、これと同一の手順によってプロセッサ
１あるいは３がリセットされ、その間、当該プロセッサ
１あるいは３の禁止信号発生手段７の発生する禁止信号
が有意となｂ１そのプロセッサ１あるいは３との通信が
禁止される。

なか、上記実施例では、通信禁止信号が各プロセッサ毎
に用意された禁止信号線を伝送される信号であるものを
示したが、各プロセッサ内の、データバスを通じて他の
プロセクサよりアクセス可能な入出力ボートあるいは共
通メモリに、通信の禁止を指示する信号のためのビット
を１ビット用意し、このビットの操作によって通信禁止
の有意／無意を判定させるようにしてもよく、上記実施
例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、リセット要求が発生
するとすみやかに自身のリセット処理を実行するととも
に、リセットが開始されると初期化の処理が終了するま
での間通信禁止信号を有意にし、また、他のプロセッサ
との通信時には前記通信禁止信号の有意／無意を判定し
、有意であれば通信をとシやめ、無意である場合にのみ
データの送受信を行うように構成したので、リセット制
御に関してプロセッサを階層化することなく、各プロセ
ッサのリセット要求に対してすみやかにリセット処理を
実行することができ、各プロセッサのリセット動作に他
のプロセッサの処理を同期させることの可能なマルチプ
ロセッサシステムが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマルチプロセクサシ
ステムを示すプロノク図、第２図は従来のマルチプロセ
ッサシステムを示すブロック図である。 １〜３はプロセッサ、４は伝送路（データノくス）、５
は送受信手段、６はリセット手段、７は禁止信号発生手
段、８は禁止信号監視手段。 なか、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 互いにデータを授受しながらそれぞれ所定の情報処理を
   実行する複数のプロセッサと、前記各プロセッサの相互
   を接続する伝送路を備え、前記プロセッサの各々が、前
   記伝送路を経由して他のプロセッサとの間で前記データ
   の授受を行うための送受信手段と、リセット要求の発生
   時に、それが備えられている前記プロセッサをリセット
   するリセット手段を有するマルチプロセッサシステムに
   おいて、前記各プロセッサに、前記リセット手段による
   リセットの開始より初期化処理が終了するまでの間、当
   該プロセッサとのデータの送受信を禁止する通信禁止信
   号を有意にする禁止信号発生手段と、他の前記プロセッ
   サの前記禁止信号発生手段が発生する通信禁止信号の監
   視を行い、前記通信禁止信号が有意であることを検出す
   ると、前記送受信手段に対して当該通信禁止信号を発生
   した前記禁止信号発生手段の属するプロセッサとのデー
   タの送受信の禁止を指示する禁止信号監視手段を設けた
   こと特徴とするマルチプロセッサシステム。