JPH0316111Y2 - - Google Patents
Info
- Publication number
- JPH0316111Y2 JPH0316111Y2 JP20171182U JP20171182U JPH0316111Y2 JP H0316111 Y2 JPH0316111 Y2 JP H0316111Y2 JP 20171182 U JP20171182 U JP 20171182U JP 20171182 U JP20171182 U JP 20171182U JP H0316111 Y2 JPH0316111 Y2 JP H0316111Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- mode switching
- resistor
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はテープレコーダのモード切換回路に係
り、コンデンサ充電時トランジスタをオフ、コン
デンサ放電時このトランジスタをオンしてある立
上り時間をもち、立下りの急峻なモード切換信号
を得、部品点数少なく、簡単な回路構成のモード
切換回路を提供することを目的とする。
り、コンデンサ充電時トランジスタをオフ、コン
デンサ放電時このトランジスタをオンしてある立
上り時間をもち、立下りの急峻なモード切換信号
を得、部品点数少なく、簡単な回路構成のモード
切換回路を提供することを目的とする。
口述録音機は、一般にプレイ専用のボタンがな
く、プレイモード（リスニングモード）にするに
はリワインド／リスニングボタン（以下、ボタン
という）を後述の立上り時間t1以内の極く短時間
のみオンし、一方、リワインドモードにするには
このボタンを上記立上り時間t1以上オンにし、こ
れをオフにするとプレイモードになる構成とされ
ている。
く、プレイモード（リスニングモード）にするに
はリワインド／リスニングボタン（以下、ボタン
という）を後述の立上り時間t1以内の極く短時間
のみオンし、一方、リワインドモードにするには
このボタンを上記立上り時間t1以上オンにし、こ
れをオフにするとプレイモードになる構成とされ
ている。
第１図はこのような口述録音機に用いる従来の
タイミング設定回路の一例の回路図を示す。同図
において、１はボタンの操作に応じたモード切換
制御信号（原信号）ａが入来する端子であり、原
信号ａは例えば、第２図Ａに示す如く、ボタンの
オン期間t0がＨレベル、オフ期間がＬレベルの信
号である。
タイミング設定回路の一例の回路図を示す。同図
において、１はボタンの操作に応じたモード切換
制御信号（原信号）ａが入来する端子であり、原
信号ａは例えば、第２図Ａに示す如く、ボタンの
オン期間t0がＨレベル、オフ期間がＬレベルの信
号である。
原信号ａは抵抗２を介してトランジスタ３に供
給され、例えばこのＨレベル期間トランジスタ３
をオン、トランジスタ４をオフとし、実質上トラ
ンジスタ４のコレクタより原信号と同じ信号が取
出される。５，６はトランジスタ３，４のバイア
ス抵抗である。トランジスタ４のコレクタより取
出された信号は抵抗７を介してコンデンサ８に供
給されてこれを充電し、これにより、第２図Ｂに
示す如く、コンデンサ８の端子電圧ｂは立上り時
間t1を以て上昇して出力端子９より取出される。
信号ａのＨレベル期間が立上り時間t1以上に及ぶ
と、出力電圧ｂのレベルは端子９の後段に設けら
れている例えばＣ−MOSのデジタル回路の閾値
レベルｌ以上となる。
給され、例えばこのＨレベル期間トランジスタ３
をオン、トランジスタ４をオフとし、実質上トラ
ンジスタ４のコレクタより原信号と同じ信号が取
出される。５，６はトランジスタ３，４のバイア
ス抵抗である。トランジスタ４のコレクタより取
出された信号は抵抗７を介してコンデンサ８に供
給されてこれを充電し、これにより、第２図Ｂに
示す如く、コンデンサ８の端子電圧ｂは立上り時
間t1を以て上昇して出力端子９より取出される。
信号ａのＨレベル期間が立上り時間t1以上に及ぶ
と、出力電圧ｂのレベルは端子９の後段に設けら
れている例えばＣ−MOSのデジタル回路の閾値
レベルｌ以上となる。
原信号ａのＬレベルにより、トランジスタ３は
オフ、トランジスタ４はオンとされ、コンデンサ
Ｃに充電されていた電荷はダイオード１０、トラ
ンジスタ４を介して放電され、出力電圧ｂは立下
り時間なく急峻にＬレベルになる。
オフ、トランジスタ４はオンとされ、コンデンサ
Ｃに充電されていた電荷はダイオード１０、トラ
ンジスタ４を介して放電され、出力電圧ｂは立下
り時間なく急峻にＬレベルになる。
然るにこの従来回路は、トランジスタ３，４、
抵抗５，６、電源＋Ｂによるバツフアアンプ及び
放電用ダイオード１０等を必要とし、部品点数が
多く、回路を小形に、安価に構成し得ない欠点が
あつた。
抵抗５，６、電源＋Ｂによるバツフアアンプ及び
放電用ダイオード１０等を必要とし、部品点数が
多く、回路を小形に、安価に構成し得ない欠点が
あつた。
本考案は上記欠点を除去したものであり、以
下、第２図、第３図と共にその一実施例について
説明する。
下、第２図、第３図と共にその一実施例について
説明する。
第３図は本考案になるテープレコーダのタイミ
ング設定回路の一実施例の回路図を示し、同図
中、第１図と同一機能を有する部分には同一番号
を付す。同図において、入力端子１は抵抗２，７
を介して出力端子９に接続されている。１１は
PNP形トランジスタで、そのベースは抵抗２と
抵抗７の接続点に接続されている一方、抵抗１２
を介してアースされており、そのエミツタは抵抗
７と出力端子９との接続点に接続されており、そ
のコレクタは抵抗１３を介してアースされてい
る。
ング設定回路の一実施例の回路図を示し、同図
中、第１図と同一機能を有する部分には同一番号
を付す。同図において、入力端子１は抵抗２，７
を介して出力端子９に接続されている。１１は
PNP形トランジスタで、そのベースは抵抗２と
抵抗７の接続点に接続されている一方、抵抗１２
を介してアースされており、そのエミツタは抵抗
７と出力端子９との接続点に接続されており、そ
のコレクタは抵抗１３を介してアースされてい
る。
入力端子１に入来した原信号ａは抵抗２，７を
介してコンデンサ８に供給され、これを充電す
る。この時、トランジスタ１１はオフであり、出
力端子９より立上り時間t1の出力電圧ｂが取出さ
れる。この時間t1が経過すると出力電圧ｂは閾値
レベルｌ以上となり、出力端子９の後段に設けら
れているＣ−MOS回路が作動してテープレコー
ダはリワインドモードとされる。
介してコンデンサ８に供給され、これを充電す
る。この時、トランジスタ１１はオフであり、出
力端子９より立上り時間t1の出力電圧ｂが取出さ
れる。この時間t1が経過すると出力電圧ｂは閾値
レベルｌ以上となり、出力端子９の後段に設けら
れているＣ−MOS回路が作動してテープレコー
ダはリワインドモードとされる。
ボタンのオフにより原信号ａがＬレベルになる
と、トランジスタ１１はオンとされ、これによ
り、コンデンサ８に充電されていた電荷はトラン
ジスタ１１、抵抗１３を介して放電され、出力電
圧ｂは立下り時間なく急峻にＬレベルになる。出
力電圧ｂのＬレベルにより、Ｃ−MOS回路が作
動してプレイモードとされる。
と、トランジスタ１１はオンとされ、これによ
り、コンデンサ８に充電されていた電荷はトラン
ジスタ１１、抵抗１３を介して放電され、出力電
圧ｂは立下り時間なく急峻にＬレベルになる。出
力電圧ｂのＬレベルにより、Ｃ−MOS回路が作
動してプレイモードとされる。
なお、コンデンサ８を充電している立上り時間
t1以内にボタンをオフにすれば、上記の場合と同
様にコンデンサ８の電荷はトランジスタ１１、抵
抗１３を介して放電され、これにより、テープレ
コーダはリワインドモードになることなくプレイ
モードとされる。
t1以内にボタンをオフにすれば、上記の場合と同
様にコンデンサ８の電荷はトランジスタ１１、抵
抗１３を介して放電され、これにより、テープレ
コーダはリワインドモードになることなくプレイ
モードとされる。
このように本実施例は、PNP形トランジスタ
１１を用いて、原信号ａのＨレベル期間オフ、Ｌ
レベル期間オンとしてコンデンサ８の電荷を放電
する構成としたため、バイアス用抵抗１２、放電
用抵抗１３を必要とするも、結局、従来回路に比
してトランジスタ１個、バイアス用電源、ダイオ
ード１個を省略できる。
１１を用いて、原信号ａのＨレベル期間オフ、Ｌ
レベル期間オンとしてコンデンサ８の電荷を放電
する構成としたため、バイアス用抵抗１２、放電
用抵抗１３を必要とするも、結局、従来回路に比
してトランジスタ１個、バイアス用電源、ダイオ
ード１個を省略できる。
なお、立上り時間t1を200ｍsecにとる場合に必
要な回路時定数は、抵抗２を約2kΩ〜3kΩ、抵抗
７を22kΩ、抵抗１２を10kΩ、抵抗１３を10Ω、
コンデンサ８を22μFに選定する。
要な回路時定数は、抵抗２を約2kΩ〜3kΩ、抵抗
７を22kΩ、抵抗１２を10kΩ、抵抗１３を10Ω、
コンデンサ８を22μFに選定する。
上述の如く、本考案になるテープレコーダのモ
ード切換回路は、モード切換制御信号入力端を抵
抗を介してコンデンサの一端に接続すると共に、
該コンデンサの両端にトランジスタのエミツタ
側、コレクタ側を接続し、さらに、該トランジス
タのベース側を該モード切換制御信号入力端に接
続してなり、所定のレベルのモード切換制御信号
により該コンデンサを充電して予め定められた立
上がり時間を有する出力信号を得、該コンデンサ
を充電するための該モード切換制御信号と異なる
レベルのモード切換制御信号により該トランジス
タをオンさせて該コンデンサを該トランジスタを
介して放電して急峻な立下がりの出力信号を得る
よう構成したため、バツフアアンプを用い、コン
デンサの放電を放電用ダイオード及びバツフアア
ンプを介して行なう従来回路に比してバツフアア
ンプのバイアス用電源や放電用ダイオード等がい
らず、従来回路に比して部品点数少なく、回路を
小形に、安価に構成し得る等の特長を有する。
ード切換回路は、モード切換制御信号入力端を抵
抗を介してコンデンサの一端に接続すると共に、
該コンデンサの両端にトランジスタのエミツタ
側、コレクタ側を接続し、さらに、該トランジス
タのベース側を該モード切換制御信号入力端に接
続してなり、所定のレベルのモード切換制御信号
により該コンデンサを充電して予め定められた立
上がり時間を有する出力信号を得、該コンデンサ
を充電するための該モード切換制御信号と異なる
レベルのモード切換制御信号により該トランジス
タをオンさせて該コンデンサを該トランジスタを
介して放電して急峻な立下がりの出力信号を得る
よう構成したため、バツフアアンプを用い、コン
デンサの放電を放電用ダイオード及びバツフアア
ンプを介して行なう従来回路に比してバツフアア
ンプのバイアス用電源や放電用ダイオード等がい
らず、従来回路に比して部品点数少なく、回路を
小形に、安価に構成し得る等の特長を有する。
第１図は従来回路の一例の回路図、第２図Ａ，
Ｂは従来回路及び本考案回路の動作説明用信号波
形図、第３図は本考案回路の一実施例の回路図で
ある。 １……切換原信号入力端子、７，１２，１３…
…抵抗、８……コンデンサ、９……出力端子、１
１……PNP形トランジスタ。
Ｂは従来回路及び本考案回路の動作説明用信号波
形図、第３図は本考案回路の一実施例の回路図で
ある。 １……切換原信号入力端子、７，１２，１３…
…抵抗、８……コンデンサ、９……出力端子、１
１……PNP形トランジスタ。
Claims (1)
- モード切換制御信号入力端を抵抗を介してコン
デンサの一端に接続すると共に、該コンデンサの
両端にトランジスタのエミツタ側、コレクタ側を
接続し、さらに、該トランジスタのベース側を該
モード切換制御信号入力端に接続してなり、所定
のレベルのモード切換制御信号により該コンデン
サを充電して予め定められた立上がり時間を有す
る出力信号を得、該コンデンサを充電するための
該モード切換制御信号と異なるレベルのモード切
換制御信号により該トランジスタをオンさせて該
コンデンサを該トランジスタを介して放電して急
峻な立下がりの出力信号を得るよう構成したテー
プレコーダのモード切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171182U JPS59107708U (ja) | 1982-12-29 | 1982-12-29 | テ−プレコ−ダのモ−ド切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171182U JPS59107708U (ja) | 1982-12-29 | 1982-12-29 | テ−プレコ−ダのモ−ド切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107708U JPS59107708U (ja) | 1984-07-20 |
| JPH0316111Y2 true JPH0316111Y2 (ja) | 1991-04-08 |
Family
ID=30427201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20171182U Granted JPS59107708U (ja) | 1982-12-29 | 1982-12-29 | テ−プレコ−ダのモ−ド切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107708U (ja) |
-
1982
- 1982-12-29 JP JP20171182U patent/JPS59107708U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59107708U (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0316111Y2 (ja) | ||
| US4434325A (en) | Volume control for an audio apparatus | |
| JPH0115217Y2 (ja) | ||
| JPH0134409B2 (ja) | ||
| JPH0352023Y2 (ja) | ||
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JPH018026Y2 (ja) | ||
| JPS596005Y2 (ja) | 電源オン、オフ時のミユ−ティング | |
| JPS6017930Y2 (ja) | 発振回路 | |
| JPH0722433B2 (ja) | コンデンサマイクの電源回路 | |
| JPS6117628Y2 (ja) | ||
| JPH0733462Y2 (ja) | タイマ回路 | |
| JPS624913Y2 (ja) | ||
| JPH06112792A (ja) | リセット回路 | |
| JPS6042497Y2 (ja) | ミュ−ティング回路 | |
| KR910002718Y1 (ko) | 마이크 녹음 제어 장치 | |
| JPS6040966Y2 (ja) | テ−プレコ−ダのミユ−テイング回路 | |
| JPH0135357Y2 (ja) | ||
| JPS6311768Y2 (ja) | ||
| JPS5910806Y2 (ja) | 音声消去回路 | |
| JPS634291Y2 (ja) | ||
| KR870002317Y1 (ko) | 전자식 구동 카세트 데크에서의 오동작 방지회로 | |
| JPH024500Y2 (ja) | ||
| JPS634290Y2 (ja) | ||
| KR880002807Y1 (ko) | 비디오 테이프 레코오더의 전원자동 차단회로 |