JPH03154344A - 樹脂封止型半導体素子 - Google Patents
樹脂封止型半導体素子Info
- Publication number
- JPH03154344A JPH03154344A JP1294371A JP29437189A JPH03154344A JP H03154344 A JPH03154344 A JP H03154344A JP 1294371 A JP1294371 A JP 1294371A JP 29437189 A JP29437189 A JP 29437189A JP H03154344 A JPH03154344 A JP H03154344A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- mainframe
- sealed
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は樹脂封止型半導体素子に係り、特に回路基板に
搭載・実装して使用される樹脂封止された小型の半導体
素子に関する。
搭載・実装して使用される樹脂封止された小型の半導体
素子に関する。
（従来の技術）
近年、電子機器においては小形化ないし高機能化が要求
されており、この要求に対応して半導体素子も高集積化
されている。また、この高集積化された半導体素子を所
要の回路基板上に、高密度に搭載・実装して使用する要
求ないし形態が増加している。
されており、この要求に対応して半導体素子も高集積化
されている。また、この高集積化された半導体素子を所
要の回路基板上に、高密度に搭載・実装して使用する要
求ないし形態が増加している。
ところで、半導体素子を回路基板上に搭載・実装する手
段としては、挿入型のＤＩＰや表面実装型のＳＯＪなど
のように、パッケージ化された半導体素子をたとえばリ
フロー法により、回路基板上に半田付けする手段が知ら
れている。
段としては、挿入型のＤＩＰや表面実装型のＳＯＪなど
のように、パッケージ化された半導体素子をたとえばリ
フロー法により、回路基板上に半田付けする手段が知ら
れている。
しかしながら、上記パッケージを用いる手段は、インナ
ーリードを含むパッケージサイズが半導体素子本体の３
〜４倍程度となり、高密度化に限界があった。この対策
として、パッケージ化せずに、ペアチップを回路基板上
に直接ダイマウントし、ボンディングワイヤでペアチッ
プのボンディングパッドと回路基板上のパッドとを接続
するＣ０Ｂ（チップオンボード）技術が高密度実装に採
用されるようになってきた。
ーリードを含むパッケージサイズが半導体素子本体の３
〜４倍程度となり、高密度化に限界があった。この対策
として、パッケージ化せずに、ペアチップを回路基板上
に直接ダイマウントし、ボンディングワイヤでペアチッ
プのボンディングパッドと回路基板上のパッドとを接続
するＣ０Ｂ（チップオンボード）技術が高密度実装に採
用されるようになってきた。
しかして、上記ＣＯＢ技術では、高温高湿度に対する信
頼性保持のため、半導体素子本体の表面をボッティング
樹脂で被覆封止する方法が用いられていることが多い。
頼性保持のため、半導体素子本体の表面をボッティング
樹脂で被覆封止する方法が用いられていることが多い。
しかし、樹脂のボッティングにより被覆封止する手段を
用いた構造は、チップないし素子本体とこれを搭載する
回路基板、さらに被覆するボッティング樹脂と各々の熱
膨張係数が最大１桁と相異する場合が多いため、温度サ
イクルが機器に加わった場合は素子本体を中心としてク
ラックが生じたり、ワイヤーがはずれたりして信頼性上
問題があるばかりでなく、ボンディングワイヤーを含め
た接続に必要とされる面積も素子本体の２〜３倍必要と
なり、高密度実装の上で問題がある。
用いた構造は、チップないし素子本体とこれを搭載する
回路基板、さらに被覆するボッティング樹脂と各々の熱
膨張係数が最大１桁と相異する場合が多いため、温度サ
イクルが機器に加わった場合は素子本体を中心としてク
ラックが生じたり、ワイヤーがはずれたりして信頼性上
問題があるばかりでなく、ボンディングワイヤーを含め
た接続に必要とされる面積も素子本体の２〜３倍必要と
なり、高密度実装の上で問題がある。
これらの問題に対してバンプ電極を介して基板上にフェ
イスダウンで接続するフリップチップ実装が近年注目を
浴びている。この手段は予め回路パターンが形成された
回路基板上に、バンプ電極を介して半導体素子本体をフ
ェイスダウンで実装することから、その実装密度もチッ
プ面積と同等にでき高密度化が可能となる。
イスダウンで接続するフリップチップ実装が近年注目を
浴びている。この手段は予め回路パターンが形成された
回路基板上に、バンプ電極を介して半導体素子本体をフ
ェイスダウンで実装することから、その実装密度もチッ
プ面積と同等にでき高密度化が可能となる。
（発明が解決しようとする課題）
しかしながら、上記バンプ電極を介して半導体素子本体
をフェイスダウンで実装する手段は、ペアチップを実装
するため、樹脂をボッティングし被覆封止しない場合バ
ンプ電極を介した隙間から水分の浸入が起こり耐湿上問
題が起きる。一方、樹脂をボッティングまたは回路基板
をペアチップ間に挿入した場合は、先に述べたような熱
膨張係数の相異が熱的ストレスの影響を受は易く高信頼
性を保持できないという不都合がある。さらに、実装段
階においてペアチップを取り扱うことから温度、湿度、
保存雰囲気など保存環境の維持にコストがかかるばかり
でなく、チッピングなどの不良が発生する割合も高いと
いう問題がある。
をフェイスダウンで実装する手段は、ペアチップを実装
するため、樹脂をボッティングし被覆封止しない場合バ
ンプ電極を介した隙間から水分の浸入が起こり耐湿上問
題が起きる。一方、樹脂をボッティングまたは回路基板
をペアチップ間に挿入した場合は、先に述べたような熱
膨張係数の相異が熱的ストレスの影響を受は易く高信頼
性を保持できないという不都合がある。さらに、実装段
階においてペアチップを取り扱うことから温度、湿度、
保存雰囲気など保存環境の維持にコストがかかるばかり
でなく、チッピングなどの不良が発生する割合も高いと
いう問題がある。
本発明は上記問題に鑑みてなされたもので、高密度実装
が可能でかつ、取扱いの容易な信頼性ある樹脂封止型半
導体素子を提供するものである。
が可能でかつ、取扱いの容易な信頼性ある樹脂封止型半
導体素子を提供するものである。
［発明の構成］
（課題を解決するための手段）
本発明は、回路基板の所定領域面に搭載・実装される樹
脂封止型半導体素子であって、前記回路基板のボンディ
ングパッドに対応するバンプ電極が半導体素子本体を被
覆封止する樹脂層の少なくとも一主面上に形設されて成
ることを特徴とする。
脂封止型半導体素子であって、前記回路基板のボンディ
ングパッドに対応するバンプ電極が半導体素子本体を被
覆封止する樹脂層の少なくとも一主面上に形設されて成
ることを特徴とする。
（作 用）
本発明によれば、外部端子としてのバンプ電極を有する
樹脂封止層（パッケージ）を具備するため、パッケージ
自体の小型化が可能となる。また、フリップチップ実装
時にペアチップを用いた場合よりも耐湿性が向上し、信
頼性の向上を図り得るばかりでなく、半導体素子本体が
樹脂で被覆封止されているので取扱いも容易となる。加
えて、樹脂封止型半導体素子はダイパッドを有さない構
造であるため、水分の浸入に起因するりフロー時のクラ
ックが生じないという作用効果も同時に呈する。
樹脂封止層（パッケージ）を具備するため、パッケージ
自体の小型化が可能となる。また、フリップチップ実装
時にペアチップを用いた場合よりも耐湿性が向上し、信
頼性の向上を図り得るばかりでなく、半導体素子本体が
樹脂で被覆封止されているので取扱いも容易となる。加
えて、樹脂封止型半導体素子はダイパッドを有さない構
造であるため、水分の浸入に起因するりフロー時のクラ
ックが生じないという作用効果も同時に呈する。
（実施例）
以下第１図を参照して本発明の詳細な説明する。第１図
は本発明に係る樹脂封止型半導体素子の構造例を示す断
面図で、１は樹脂封止型半導体素子、２は前記樹脂封止
型半導体素子の主要部を成す半導体素子本体、３ ａ
ｓ ３ ｂは前記半導体素子本体２を被覆封止する樹脂
層（パーツケージ本体）で、３ａはたとえば着色剤とし
てのカーボンなど適当なフィラーをを混入したエポキシ
樹脂また３ｂはたとえばα線速へいに用いる不純物濃度
をｐｐｍレベルに抑えたポリイミド樹脂でそれぞ形成さ
れている。さらに、４は前記半導体素子本体２の一生面
に形設されたＡＪ２ボンディングパッド、５は前記Ａｉ
ボンディングバット４と電気的に接続しているバンプ電
極たとえばＰｂ／Ｓｎ：９５１５のハンダ層である。
は本発明に係る樹脂封止型半導体素子の構造例を示す断
面図で、１は樹脂封止型半導体素子、２は前記樹脂封止
型半導体素子の主要部を成す半導体素子本体、３ ａ
ｓ ３ ｂは前記半導体素子本体２を被覆封止する樹脂
層（パーツケージ本体）で、３ａはたとえば着色剤とし
てのカーボンなど適当なフィラーをを混入したエポキシ
樹脂また３ｂはたとえばα線速へいに用いる不純物濃度
をｐｐｍレベルに抑えたポリイミド樹脂でそれぞ形成さ
れている。さらに、４は前記半導体素子本体２の一生面
に形設されたＡＪ２ボンディングパッド、５は前記Ａｉ
ボンディングバット４と電気的に接続しているバンプ電
極たとえばＰｂ／Ｓｎ：９５１５のハンダ層である。
次に上記構造の樹脂封止型半導体素子の製造例を説明す
る。先ず、前記半導体素子本体２を被覆封止する前に、
前記ハンダバンプ電極５を形成しする。すなわち、ポリ
イミド樹脂などからなる樹脂層３ｂを、へβボンディン
グパッド４部を除いて形成したウェハー上にＴｉ／Ｎｉ
／Ｃｕ薄膜を蒸着により１０００人／ ３０００人／
５０００人形成した上に、所要のバンプを形成する部分
にエツチングレジストを被覆し、Ｃｕ、Ｎｉ、Ｔｉを順
次エッチングする。このエツチングは、Ｃｕを過硫酸ア
ンモニウム水溶液により、Ｎｉはメタノール、塩酸、硫
酸銅の混合液により、Ｔｉはアンモニア、過酸化水素水
、エチレンジアミン四酢酸からなる混合液によるウェッ
トエツチングで行ない得る。かくして、Ａでボンディン
グパッド４に接続するＴｉ／Ｎ Ｌ ／ Ｃｕ接続パッ
ドを形成し、Ｓ ｎ ／ Ｐ ｂのハンダ槽内にデイツ
プすることでハンダ電極バンプを形成する。バンプを形
成後ウェハーをダイシングして半導体ベレット（半導体
素子本体）とする。
る。先ず、前記半導体素子本体２を被覆封止する前に、
前記ハンダバンプ電極５を形成しする。すなわち、ポリ
イミド樹脂などからなる樹脂層３ｂを、へβボンディン
グパッド４部を除いて形成したウェハー上にＴｉ／Ｎｉ
／Ｃｕ薄膜を蒸着により１０００人／ ３０００人／
５０００人形成した上に、所要のバンプを形成する部分
にエツチングレジストを被覆し、Ｃｕ、Ｎｉ、Ｔｉを順
次エッチングする。このエツチングは、Ｃｕを過硫酸ア
ンモニウム水溶液により、Ｎｉはメタノール、塩酸、硫
酸銅の混合液により、Ｔｉはアンモニア、過酸化水素水
、エチレンジアミン四酢酸からなる混合液によるウェッ
トエツチングで行ない得る。かくして、Ａでボンディン
グパッド４に接続するＴｉ／Ｎ Ｌ ／ Ｃｕ接続パッ
ドを形成し、Ｓ ｎ ／ Ｐ ｂのハンダ槽内にデイツ
プすることでハンダ電極バンプを形成する。バンプを形
成後ウェハーをダイシングして半導体ベレット（半導体
素子本体）とする。
上記バンプ電極５が形成された半導体素子本体２を、た
とえば第２図にて断面的に示す構造の金型６内に配置し
、トランスファーモールドする。
とえば第２図にて断面的に示す構造の金型６内に配置し
、トランスファーモールドする。
このモールド時の温度は、前記半導体素子本体２に形成
されたバンプ電極４であるハンダの融点以下で行い、被
覆封止樹脂層３ａは半導体素子本体２の厚さ以内で形成
されるように金型６の設計を行い、半導体素子本体２を
配置する。
されたバンプ電極４であるハンダの融点以下で行い、被
覆封止樹脂層３ａは半導体素子本体２の厚さ以内で形成
されるように金型６の設計を行い、半導体素子本体２を
配置する。
上記により半導体素子本体２を樹脂封止して構成した樹
脂封止型半導体素子１は、被覆封止樹脂層３ｂ表面に対
してバンプ電極４が３０ｐ１±１０μｍ突出した形で形
成されており、また被覆封止樹脂層３ｂは５μｍの厚さ
で、被覆封止樹脂層３ａは半導体素子本体２の周囲を２
５０μｍの厚さで夫々被覆封止した構成を成していた。
脂封止型半導体素子１は、被覆封止樹脂層３ｂ表面に対
してバンプ電極４が３０ｐ１±１０μｍ突出した形で形
成されており、また被覆封止樹脂層３ｂは５μｍの厚さ
で、被覆封止樹脂層３ａは半導体素子本体２の周囲を２
５０μｍの厚さで夫々被覆封止した構成を成していた。
上記構成した樹脂封止型半導体素子１を８５℃、８５％
の高温高湿中に１０００）１放置したところ、特性は故
障判定基準に対してマージンをもって動作しており、腐
食などの不良は発生しなかった。
の高温高湿中に１０００）１放置したところ、特性は故
障判定基準に対してマージンをもって動作しており、腐
食などの不良は発生しなかった。
さらにこの樹脂封止型半導体素子１をセラミック基板上
にフリップチップ接続したところＪＩＳ ０７０２２
Ｊ：定める温度サイクル試験−５５℃（３０分）〜２５
℃（５分）〜１５０℃（３０分）〜２５℃（５分） ３
００ ｅｙｅ！ｅに対して断線などの不良発生もなく高
信頼性を有していることを確認した。また取扱い上の原
因で発生する不良もペアチップを取り扱う場合と比較し
て１０％減少させることができた。
にフリップチップ接続したところＪＩＳ ０７０２２
Ｊ：定める温度サイクル試験−５５℃（３０分）〜２５
℃（５分）〜１５０℃（３０分）〜２５℃（５分） ３
００ ｅｙｅ！ｅに対して断線などの不良発生もなく高
信頼性を有していることを確認した。また取扱い上の原
因で発生する不良もペアチップを取り扱う場合と比較し
て１０％減少させることができた。
本発明は上記実施例に限定されるものではなくその要旨
を逸脱しない範囲で種々変更可能である。
を逸脱しない範囲で種々変更可能である。
たとえば接続バンプの形成にＴ ｉ ｉ Ｎ ｉ ／
Ｃｕの代わりに、Ｔ ｉ ／ Ｎ ｉもしくはＴ ｉ
／ Ｎ ｉ ／ Ｐ ｄ／ Ａ ｕを用いてもよいし、
ハンダバンプ電極はＰｂ／５ｎ−９５１５に限られるも
のではなく、その形成方法は半導体素子本体２を樹ｆｆ
Ｗ３ａ、３ｂによって被覆した後に形成してもよい。さ
らにバンプ電極５はＡｕボンディングパッド４上に対応
して形成されるものに限らず、薄膜配線を引きまわし、
被覆封止樹脂層３ａの全面にわたって形成されるもので
あってもよい。
Ｃｕの代わりに、Ｔ ｉ ／ Ｎ ｉもしくはＴ ｉ
／ Ｎ ｉ ／ Ｐ ｄ／ Ａ ｕを用いてもよいし、
ハンダバンプ電極はＰｂ／５ｎ−９５１５に限られるも
のではなく、その形成方法は半導体素子本体２を樹ｆｆ
Ｗ３ａ、３ｂによって被覆した後に形成してもよい。さ
らにバンプ電極５はＡｕボンディングパッド４上に対応
して形成されるものに限らず、薄膜配線を引きまわし、
被覆封止樹脂層３ａの全面にわたって形成されるもので
あってもよい。
［発明の効果］
本発明によれば、半導体素子本体の周囲を樹脂により薄
く被覆封止し、この被覆封止樹脂層からバンプ電極を露
出させ、これを外部接続端子としているために小型化が
可能となる。さらに、樹脂層で半導体素子本体を被覆封
止しであるため、フリップチップ実装時にペアチップを
用いた場合よりも耐湿性が大幅に向上するばかりでなく
、樹脂を基板上の半導体ベレットに対してポツティング
する場合と比較して熱的ストレスに対する耐性も向上す
る。また樹脂層で半導体素子本体を被覆封止しであるた
め、取扱いが容易となると同時にダイパッドを有さない
構造であるため水分の浸入に起因するりフロー時のクラ
ックが生じないという効果も生じる。
く被覆封止し、この被覆封止樹脂層からバンプ電極を露
出させ、これを外部接続端子としているために小型化が
可能となる。さらに、樹脂層で半導体素子本体を被覆封
止しであるため、フリップチップ実装時にペアチップを
用いた場合よりも耐湿性が大幅に向上するばかりでなく
、樹脂を基板上の半導体ベレットに対してポツティング
する場合と比較して熱的ストレスに対する耐性も向上す
る。また樹脂層で半導体素子本体を被覆封止しであるた
め、取扱いが容易となると同時にダイパッドを有さない
構造であるため水分の浸入に起因するりフロー時のクラ
ックが生じないという効果も生じる。
第１図は本発明に係る樹脂封止型半導体素子の一構成例
を示す断面図、第２図は本発明に係る樹脂封止型半導体
素子の製造例を模式的に示す断面図である。 １・・・・・・・・・樹脂封止型半導体素子２・・・・
・・・・・半導体素子本体 ３ａ、３ｂ・・・被覆封止する樹脂層 ４・・・・・・・・・Ａβボンディングパッド５・・・
・・・・・・バンプ電極 ６・・・・・・・・・モールド金型
を示す断面図、第２図は本発明に係る樹脂封止型半導体
素子の製造例を模式的に示す断面図である。 １・・・・・・・・・樹脂封止型半導体素子２・・・・
・・・・・半導体素子本体 ３ａ、３ｂ・・・被覆封止する樹脂層 ４・・・・・・・・・Ａβボンディングパッド５・・・
・・・・・・バンプ電極 ６・・・・・・・・・モールド金型
Claims (1)
- 【特許請求の範囲】 回路基板の所定領域面に搭載・実装される樹脂封止型半
導体素子であって、 前記回路基板のボンディングパッドに対応するバンプ電
極が半導体素子本体を封止する樹脂層の少なくとも一主
面上に形設されて成ることを特徴とする樹脂封止型半導
体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294371A JP2892055B2 (ja) | 1989-11-13 | 1989-11-13 | 樹脂封止型半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294371A JP2892055B2 (ja) | 1989-11-13 | 1989-11-13 | 樹脂封止型半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154344A true JPH03154344A (ja) | 1991-07-02 |
| JP2892055B2 JP2892055B2 (ja) | 1999-05-17 |
Family
ID=17806850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294371A Expired - Fee Related JP2892055B2 (ja) | 1989-11-13 | 1989-11-13 | 樹脂封止型半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892055B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582582A (ja) * | 1991-09-24 | 1993-04-02 | Nec Yamagata Ltd | 半導体装置 |
| US5710062A (en) * | 1993-06-01 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
| US5766972A (en) * | 1994-06-02 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin encapsulated semiconductor device with bump electrodes |
-
1989
- 1989-11-13 JP JP1294371A patent/JP2892055B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582582A (ja) * | 1991-09-24 | 1993-04-02 | Nec Yamagata Ltd | 半導体装置 |
| US5710062A (en) * | 1993-06-01 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
| US5834340A (en) * | 1993-06-01 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
| US6046071A (en) * | 1993-06-01 | 2000-04-04 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
| US5766972A (en) * | 1994-06-02 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin encapsulated semiconductor device with bump electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2892055B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862539B2 (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US9177837B2 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
| US20040253764A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| US20100200972A1 (en) | BGA package with leads on chip | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US7187070B2 (en) | Stacked package module | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| KR100412133B1 (ko) | 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법 | |
| JPH03154344A (ja) | 樹脂封止型半導体素子 | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPH11330158A (ja) | 半導体装置およびその製造方法 | |
| JPH03104141A (ja) | 半導体装置 | |
| JPS6224650A (ja) | 半導体装置 | |
| JP2003318348A (ja) | 樹脂封止型電子装置 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JPH11354713A (ja) | 半導体装置及び実装方法 | |
| JPS62249461A (ja) | 樹脂封止型半導体装置 | |
| KR19980025552A (ko) | 저응력 반도체 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |