[go: up one dir, main page]

JPH03147414A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH03147414A
JPH03147414A JP1284972A JP28497289A JPH03147414A JP H03147414 A JPH03147414 A JP H03147414A JP 1284972 A JP1284972 A JP 1284972A JP 28497289 A JP28497289 A JP 28497289A JP H03147414 A JPH03147414 A JP H03147414A
Authority
JP
Japan
Prior art keywords
clip
output
circuit
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1284972A
Other languages
Japanese (ja)
Inventor
Takeshi Yamamoto
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1284972A priority Critical patent/JPH03147414A/en
Publication of JPH03147414A publication Critical patent/JPH03147414A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To obtain an amplifier circuit capable of securing the dynamic range effectively by comparing the output voltage of an amplifier section with a reference voltage and supplying a current to the impedance output terminal at a high gain stage of the amplifier section when the output voltage is lower than a clip voltage. CONSTITUTION:When an output voltage Vout is lower than a clip potential VCL, a current is supplied to the output terminal at the high gain stage A of an operational amplifier and the level is increased. Thus, the operational amplifier loses its own control capability and voltage feedback is produced to apply clipping so that the output level is not lower than the clip potential VCL. Since the breakdown voltage of transistors(TRs) does not limit the circuit operation the output voltage Vout of an output stage B is a waveform output limited by the clip voltage VCL. Moreover, since the output of the clip circuit is shaped independently of emitter clip of TRs, the circuit is simplified and not affected with an error of the clip level or a temperature drift. Thus, the dynamic range is effectively ensured.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばFM変調器の入力段における増幅回
路に用いられ、過変調を防止可能な波形クリップ機能を
有する増幅回路に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to an amplifier circuit that is used, for example, in an amplifier circuit in the input stage of an FM modulator and has a waveform clipping function that can prevent overmodulation. Regarding.

(従来の技術) 従来のFM変調器の入力段には第4図に示すような波形
クリップ機能を有する増幅回路が用いられている。この
増幅回路はゲイン段A1出力段B及びクリップ段Cで構
成される。
(Prior Art) An amplifier circuit having a waveform clipping function as shown in FIG. 4 is used in the input stage of a conventional FM modulator. This amplifier circuit is composed of a gain stage A, an output stage B, and a clip stage C.

ゲイン段Aは一対のNPN )ランジスタQl+Q2に
ついて、各コレクタをNPNトランジスタQ3.Q4及
び抵抗R,,R2よりなるカレントミラー回路を介して
VCC電源ラインに接続し、各エミッタを共通接続して
NPN)ランジスタQ。
Gain stage A consists of a pair of NPN transistors Ql+Q2, with each collector connected to a pair of NPN transistors Q3 . Q4 and resistors R, , R2 are connected to the VCC power supply line through a current mirror circuit, and each emitter is commonly connected to form an NPN) transistor Q.

及び抵抗R3よりなる電流RI 1を介してGND電源
ラインに接続した差動増幅回路で構成される。
and a differential amplifier circuit connected to a GND power supply line via a current RI1 made up of a resistor R3 and a resistor R3.

また、出力段BはNPN )ランジスタQ6のコレクタ
をVCC電源ラインに接続し、エミッタをNPN )ラ
ンジスタQy及び抵抗R4からなる電流源!2を介して
GND電源ラインに接続したエミッタフォロワで構成さ
れる。
In addition, the output stage B is a current source consisting of an NPN transistor Q6 whose collector is connected to the VCC power supply line, and whose emitter is an NPN transistor Qy and a resistor R4. It consists of an emitter follower connected to the GND power supply line via 2.

ゲイン段A及び出力段Bは負帰還演算増幅器を構成して
おり、ゲイン段Aの差動増幅回路で入力端子11に供給
される入力信号Sinの電圧レベルと出力端子13への
出力信号S outの電圧レベルとの差を取出し、この
差電圧を出力段Bのエミッタフォロワで増幅出力するよ
うにしたものである。ゲイン段A及び出力段Bの各利得
は制御端子12に供給される利得制御信号によってトラ
ンジスタQ、。
The gain stage A and the output stage B constitute a negative feedback operational amplifier, and the voltage level of the input signal Sin supplied to the input terminal 11 and the output signal S out to the output terminal 13 in the differential amplifier circuit of the gain stage A are determined. This voltage difference is amplified and outputted by the emitter follower of the output stage B. The respective gains of gain stage A and output stage B are controlled by transistor Q, by a gain control signal supplied to control terminal 12.

Q7のベースバイアスを変化させ、各トランジスタQ5
.Q7が構成する電流源1.、J2の電流量を制御する
ことで適宜設定可能である。
By changing the base bias of Q7, each transistor Q5
.. Current source constituted by Q7 1. , J2 can be set appropriately by controlling the amount of current.

上記負帰還演算増幅器は、高電圧利得を有するゲイン段
Aと低インピーダンスに変換して出力を得る出力段Bと
で構成したものであるが、その出力信号をある一定範囲
内に制限するクリップ回路Cは、VCC電源ライン及び
GND’J源ライン間に抵抗R,,R6,R,の直列回
路を挿入し、抵抗R6とR6との接続点aに発生する電
圧VlllをPNPトランジスタQ8のベースに供給し
、抵抗R6とR7との接続点すに発生する電圧VILを
NPN トランジスタQ9のベースに供給し、トランジ
スタQ8のエミッタをゲイン段Aの出力端(Q2のコレ
クタ)に接続し、コレクタをGND電源ラインに接続し
、トランジスタQ9のコレクタをVCC電源ラインに接
続し、エミッタを出力端子13に接続して構成される。
The above-mentioned negative feedback operational amplifier is composed of a gain stage A having a high voltage gain and an output stage B converting it to a low impedance to obtain an output, and a clip circuit that limits the output signal within a certain range. In C, a series circuit of resistors R, , R6, and R is inserted between the VCC power line and the GND'J source line, and the voltage Vllll generated at the connection point a of the resistors R6 and R6 is applied to the base of the PNP transistor Q8. The voltage VIL generated at the connection point between resistors R6 and R7 is supplied to the base of an NPN transistor Q9, and the emitter of transistor Q8 is connected to the output terminal of gain stage A (collector of Q2), and the collector is connected to GND. The collector of the transistor Q9 is connected to the VCC power line, and the emitter is connected to the output terminal 13.

このクリップ回路Cは、信号をクリップするには高イン
ピーダンス点に対しての方が容易なこと、出力としては
低インピーダンスに変換した方が他の回路との結合が容
易なこと等を考慮して構成している。いま、ゲイン段A
及び出力段Bによる増幅回路が100%負帰還がかかっ
ている場合を想定すると、このときのクリップレベルは
、R6+R7 Vl)l−R6十R6+R7″vCC+VBE8 Vn
Ee  −(1)7 VIL−R5+R6+R7゜Vcc  Vcc9  −
(2)で表される。但し、”B2OはトランジスタQ8
のベース・エミッタ間電圧、V BH3はトランジスタ
Q、のベース・エミッタ間電圧である。入力端子11に
入力される信号の電位VinがV 、L< V in<
v1□の範囲にあるとき、クリップ回路C中のトランジ
スタQ、、Q、は共にオフ状態にあり、増幅回路のゲイ
ン段Aと出力段Bは演算増幅器のボルテージフォロワ動
作となり、出力端子13には電位Vout−Vinの、
入力信号と等しい信号が出力される。ところが、入力信
号が大振幅となってVin≧VIHという状態になると
、トランジスタQ8がオン状態になり、トランジスタQ
4のコレクタ電流はQ8のエミッタへ流れ出す。演算増
幅器のボルテージフォロワ動作はトランジスタQ4のコ
レクタ電流を増加させるが、すべてQ8のエミッタへ吸
収されるようになるため、Q8のエミッタ電位はそれ以
上増加しない。このようにして、図中の波形図のように
出力端子13の電位はvlHで固定される。
This clipping circuit C was designed based on the following considerations: it is easier to clip the signal to a high impedance point, and it is easier to convert the output to a low impedance point for coupling with other circuits. It consists of Now, gain stage A
Assuming that the amplifier circuit by output stage B has 100% negative feedback, the clip level at this time is R6 + R7 Vl) l - R6 + R6 + R7''vCC + VBE8 Vn
Ee −(1)7 VIL-R5+R6+R7゜Vcc Vcc9 −
It is expressed as (2). However, "B2O is transistor Q8
BH3 is the base-emitter voltage of transistor Q. The potential Vin of the signal input to the input terminal 11 is V, L<Vin<
When it is in the range of v1□, both transistors Q, , Q in the clip circuit C are in the off state, the gain stage A and the output stage B of the amplifier circuit operate as voltage followers of the operational amplifier, and the output terminal 13 is in the OFF state. of the potential Vout-Vin,
A signal equal to the input signal is output. However, when the input signal becomes large in amplitude and reaches a state of Vin≧VIH, transistor Q8 turns on and transistor Q
The collector current of Q4 flows out to the emitter of Q8. The voltage follower operation of the operational amplifier increases the collector current of transistor Q4, but all of it is absorbed into the emitter of Q8, so the emitter potential of Q8 does not increase any further. In this way, the potential of the output terminal 13 is fixed at vlH as shown in the waveform diagram in the figure.

次に、Vln≦VILという状態になると、トランジス
タQ6のベース電位がトランジスタQ、のベース電位よ
り低(なり、Q、がオン状態となる。
Next, when Vln≦VIL, the base potential of the transistor Q6 becomes lower than the base potential of the transistor Q, and Q is turned on.

このため、トランジスタQ7のコレクタ電流はすべてQ
9へ流れるようになる。演算増幅器のボルテージフォロ
ワ動作はQ2のコレクタ電流を増加させるが、Q6によ
る帰還がかからなくなるので、Q2のコレクタ電位は下
がり、Q2は飽和、Q6はカットオフという状態に至る
。このようにして、図中の波形図のように出力端子13
の電位はVILで固定される。
Therefore, the collector current of transistor Q7 is all Q
It will flow to 9. The voltage follower operation of the operational amplifier increases the collector current of Q2, but since feedback by Q6 is no longer applied, the collector potential of Q2 decreases, leading to a state where Q2 is saturated and Q6 is cut off. In this way, as shown in the waveform diagram in the figure, the output terminal 13
The potential of is fixed at VIL.

ここで、クリップレベルV、lIは、(1)式に示すよ
うに、NPNトランジスタQ、とPNPトランジスタQ
8の各vBRが打消し合うため、ある程度(0,2V程
度以下)のオフセットは残るものの、温度ドリフト等は
ほぼ完全に打消し合う。しかし、■、Lは(2)式に示
すようにNPN )ラシジスタQ9のVBRが直接影響
するため、クリップレベル誤差電圧や温度ドリフトが大
きいという欠点がある。
Here, the clip levels V and lI are determined by the NPN transistor Q and the PNP transistor Q, as shown in equation (1).
Since each vBR of 8 cancels each other out, although some offset (approximately 0.2 V or less) remains, temperature drift and the like almost completely cancel each other out. However, since (2) and L are directly affected by the VBR of the NPN laser resistor Q9 as shown in equation (2), there is a drawback that the clip level error voltage and temperature drift are large.

そこで、第4図の増幅回路を変形し、その欠点を除去す
るように構成した増幅回路の一例を第5図に示す。この
回路は、出力段Bとして、第4図のNPN トランジス
タQ6及び電流源■2によるエミッタフォロワだけでは
なく、PNPトランジスタQ 10及び電流源I、によ
るエミッタフォロワを構成し、Q6.Q+oの各エミッ
タ出力をNPNトランジスタQ 1r及びPNP トラ
ンジスタQ1゜によりAB級で増幅して出力端子13及
びトランジスタQ2のベースに導くようにしたものであ
る。このような増幅回路におけるクリップ回路Cは前記
トランジスタQ8のエミッタをトランジスタQ、。
Therefore, FIG. 5 shows an example of an amplifier circuit that is a modification of the amplifier circuit shown in FIG. 4 and configured to eliminate the drawbacks thereof. This circuit constitutes an emitter follower as an output stage B not only by the NPN transistor Q6 and current source 2 shown in FIG. 4, but also by the PNP transistor Q10 and current source I, Q6. Each emitter output of Q+o is amplified in class AB by an NPN transistor Q1r and a PNP transistor Q1°, and is led to the output terminal 13 and the base of the transistor Q2. A clip circuit C in such an amplifier circuit connects the emitter of the transistor Q8 to a transistor Q.

のエミッタに接続して構成される。It is configured by connecting to the emitter of

すなわち、クリップ回路CのクリップレベルV2H・ 
V2Lは・ で表される。入力端子11に入力される信号の電位Vi
nがV 2L< V 1n< V 2Hの範囲では、ト
ランジスタQ8.Q、は共にオフ状態にあり、出力端子
13には電位Vout=Vlnの、入力信号と等しい信
号が出力される。Vin≧V2Hという状態では、Q 
t。
That is, the clip level V2H of the clip circuit C
V2L is represented by . The potential Vi of the signal input to the input terminal 11
When n is in the range V 2L<V 1n<V 2H, transistor Q8. Q and are both in an off state, and a signal equal to the input signal with a potential Vout=Vln is output to the output terminal 13. In the state of Vin≧V2H, Q
t.

のベース電位がQ8のベース電位より高くなり、QIo
がオフ状態になる。このようにして演算増幅器としての
帰還がかからなくなり、Q +oのエミッタ電位はQ8
のエミッタがアクティブになった状態で定電位に固定さ
れ、出力端子13の電位はv2)lで固定される。また
、VIn≦v2Lという状態では、Q6のベース電位が
Q9のベース電位より低くなり、Q6がオフ状態になる
。このようにして演算増幅器としての帰還がかからなく
なり、Q6のエミッタ電位はQ9のエミッタがアクティ
ブになった状態で定電位に固定され、出力端子13の電
位はv2Lで固定される。
The base potential of Q8 becomes higher than that of Q8, and QIo
is turned off. In this way, feedback as an operational amplifier is no longer applied, and the emitter potential of Q +o becomes Q8
The potential of the output terminal 13 is fixed at a constant potential while the emitter of is activated, and the potential of the output terminal 13 is fixed at v2)l. Further, in a state where VIn≦v2L, the base potential of Q6 becomes lower than the base potential of Q9, and Q6 is turned off. In this way, feedback as an operational amplifier is no longer applied, the emitter potential of Q6 is fixed at a constant potential with the emitter of Q9 activated, and the potential of the output terminal 13 is fixed at v2L.

この例では、第4図の例と比べると、V2)1について
はvll、と同様であるが、v2Lについては、VBE
がNPN )ランジスタQ6とPNPトランジスタQ 
1oとで打消し合うような形式となっている点で、クリ
ップレベルの誤差、変動を押えやすくなっている。
In this example, compared to the example in FIG. 4, V2)1 is the same as vll, but v2L is VBE
is NPN) transistor Q6 and PNP transistor Q
1o cancels each other out, making it easier to suppress errors and fluctuations in the clip level.

また、第4図の回路において、クリップ回路Cを第6図
に示すように変形したものもある。この回路は、一対の
NPN トランジスタQIIIQ+2の各エミッタを共
通接続して電流源I4を介してVCC電源ラインに接続
し、Ql、のベースを前記す点に接続し、そのコレクタ
をGND電源ラインに接続し、Ql2のベースを出力端
子13に接続し、コレクタをダイオード接続されたNP
N トランジスタQ13及び抵抗R8よりなる電流源I
、を介してGND電源ラインに接続すると共に、NPN
 )ランジスタQ +4のベースに接続する。そして、
このトランジスタQ +aのコレクタをVCC電源ライ
ンに接続し、そのエミッタを出力端子13に接続して構
成したものである。
Furthermore, in the circuit shown in FIG. 4, the clip circuit C is modified as shown in FIG. 6. This circuit connects the emitters of a pair of NPN transistors QIIIQ+2 in common and connects them to the VCC power line via a current source I4, connects the base of Ql to the above point, and connects its collector to the GND power line. The base of Ql2 is connected to the output terminal 13, and the collector is a diode-connected NP.
N Current source I consisting of transistor Q13 and resistor R8
, and connect to the GND power line via
) Connect to the base of transistor Q +4. and,
The collector of this transistor Q+a is connected to the VCC power supply line, and its emitter is connected to the output terminal 13.

上記構成の増幅回路では、高レベル側のクリップ電位V
31Iは第4図の例と同じ(V 31Hm V 目1で
あるが、低レベル側のクリップ電位V3Lは、正確に7 V 3L−・ V cc      ・”(5)R5+
R6+ R7 で決まるように電圧帰還形式となっている。すなわち、
出力端子13と同電位が与えられているQ1□のベース
電位がQ s+のベース電位より低くなろうとすると、
Q1□のコレクタ電流が増加し、Ql4のベース電位が
Q6のベース電位より高くなり、Q6がオフ状態になる
。このようにして演算増幅器としての帰還がかからなく
なり、QlllQ12の差動回路と014で構成される
電圧帰還ループにより出力端子13はQ++のベース電
位すなわちV3Lで固定される。このように、クリップ
回路Cにフィードバック制御を用いれば、今までのどの
例よりもクリップレベルの誤差、変動を最も小さく押え
込むことができる。
In the amplifier circuit with the above configuration, the clip potential V on the high level side
31I is the same as the example in FIG.
The voltage feedback type is determined by R6+R7. That is,
When the base potential of Q1□, which is given the same potential as the output terminal 13, becomes lower than the base potential of Qs+,
The collector current of Q1□ increases, the base potential of Q14 becomes higher than the base potential of Q6, and Q6 turns off. In this way, feedback as an operational amplifier is no longer applied, and the output terminal 13 is fixed at the base potential of Q++, that is, V3L, by the voltage feedback loop constituted by the differential circuit of Q11Q12 and 014. In this way, by using feedback control in the clipping circuit C, errors and fluctuations in the clipping level can be suppressed to the smallest level than in any of the previous examples.

以上に述べた3つの従来例は、いずれもトランジスタの
エミッタにて波形クリップ処理を行うようにしたもので
あるが、これを集積回路化して実現する場合、問題とな
るのはトランジスタのエミッタ・ベース間ブレークダウ
ン(以下、EBブレークダウンと記す)である。最近リ
ニアICにおいても微細化、高集積化が進み、EBブレ
ークダウン電圧も益々下がっていく傾向にある。通常の
アナログ信号処理LSIでは、はとんどの場合縦形(バ
ーチカル)NPN)ランジスタと横形(ラテラル)PN
P)ランジスタを用いているが、後者は比較的高耐圧に
できるのに対し、前者は耐圧が低く、しかも微細化して
も高性能がキープできるようにその濃度を下げ、ベース
幅を狭くしているため、耐圧的にはますます不利になっ
てきている。
The three conventional examples described above all perform waveform clipping at the emitter of the transistor, but when implementing this as an integrated circuit, the problem is that the emitter and base of the transistor EB breakdown (hereinafter referred to as EB breakdown). Recently, linear ICs have also become smaller and more highly integrated, and the EB breakdown voltage has also tended to decrease more and more. In normal analog signal processing LSIs, in most cases there are vertical (NPN) transistors and horizontal (lateral) PN transistors.
P) A transistor is used, but while the latter can have a relatively high breakdown voltage, the former has a low breakdown voltage, and in order to maintain high performance even when miniaturized, the concentration is lowered and the base width is narrowed. Therefore, it is becoming increasingly disadvantageous in terms of pressure resistance.

例えば、電源電圧VCCが9■のICの場合、代表的な
値としてPNPトランジスタのEBブレークダウン電圧
はIOV以上とれる(ラテラルPNP トランジスタの
エミッタ、ベースはそれぞれバーチカルNPN )ラン
ジスタのベース、コレクタに相当するため、当然V。C
以上の電圧となるようにプロセス設計しているため)の
に対し、NPN)ランジスタのEBブレークダウン電圧
は5V程度から最近では3V程度まで下がってきており
、今後さらに下がっていく傾向にある。
For example, in the case of an IC with a power supply voltage VCC of 9cm, the typical value is that the EB breakdown voltage of a PNP transistor is greater than IOV (the emitter and base of a lateral PNP transistor are vertical NPN), which corresponds to the base and collector of a transistor. Therefore, of course V. C
On the other hand, the EB breakdown voltage of NPN transistors has fallen from about 5V to about 3V recently, and is likely to fall further in the future.

第6図の例で、V cc−9Vとし、信号レベルは4.
5V (=Vcc/2)を中心に最大振幅3.5Vて振
れ、クリップレベルは■3Ilか7V、V、Lが2Vで
あるとする。このとき、Q81Q14のベース・エミッ
タ間にはそれぞれ最大で約7V、約8Vの逆バイアスが
かかることになり、ラテラルPNP トランジスタQ8
は問題ないが・、バーチカルNPN )ランジスタQ1
4は・ブt・レークダ、ウラを起こす。このようにして
NPNトランジスタQI4のEBブレークダウンのため
、出力波形が歪むと共に、このトランジスタQ14も劣
化していくため、回路の機能としても、また信頼性的に
も使えない回路となってしまう。全く同様のことが第4
図のNPNトランジスタQ、と第5図のNPNトランジ
スタQ、にも言える。
In the example of FIG. 6, Vcc is -9V and the signal level is 4.
Assume that the waveform swings around 5V (=Vcc/2) with a maximum amplitude of 3.5V, the clip level is 3Il or 7V, and V and L are 2V. At this time, a maximum reverse bias of about 7V and about 8V is applied between the base and emitter of Q81Q14, respectively, and the lateral PNP transistor Q8
There is no problem, but vertical NPN) transistor Q1
4 is ・but・rekuda, wake up the back. In this way, due to the EB breakdown of the NPN transistor QI4, the output waveform is distorted and the transistor Q14 also deteriorates, making the circuit unusable in terms of its functionality and reliability. Exactly the same thing happened in the fourth
This also applies to the NPN transistor Q shown in the figure and the NPN transistor Q shown in FIG.

すなわち、第7図に上記3つの例の等価回路を示して考
えると、NPN トランジスタQ+sのエミッタフォロ
ワによる下側クリップ回路は、大信号入力時にこのNP
NトランジスタQI5のベース・エミッタ間に過大な逆
バイアスがかかってしまうため、とくに微細加工の進ん
だ最近のプロセスにおいては耐圧不足のため、使用不能
の回路となってしまうという問題がある。尚、図中V。
In other words, if we consider the equivalent circuits of the above three examples shown in FIG. 7, the lower clip circuit based on the emitter follower of the NPN transistor Q+s will
Since an excessive reverse bias is applied between the base and emitter of the N-transistor QI5, there is a problem that the circuit becomes unusable due to insufficient withstand voltage, especially in recent processes with advanced microfabrication. In addition, V in the figure.

Lはクリップ電圧である。L is the clip voltage.

このような問題を回避するため、最も安品な手段として
は、クリップトランジスタのエミッタにダイオードを縦
続接続する方法がある。第5図9回路にこれを適用・し
た例を第8図に示す。第8図において、DlとD2がト
ランジスタQ、の耐圧不足を補うダイオードである。し
かし、これだけではダイオードD、、D2のVBHのば
らつきとその温度ドリフトがクリップレベルの電位を変
動させるので、図に示すようにその補償用ダイオードD
、、D4を挿入する必要があり、またこれらを挿入した
ことによってQ2が飽和しないように、さらにダイオー
ドD、、D6を挿入する必要がある。
To avoid such problems, the cheapest method is to connect a diode in cascade to the emitter of the clip transistor. An example in which this is applied to the circuit shown in FIG. 5 and 9 is shown in FIG. In FIG. 8, Dl and D2 are diodes that compensate for the insufficient breakdown voltage of transistor Q. However, if this is done alone, the variation in VBH of the diodes D, D2 and its temperature drift will cause the clip level potential to fluctuate, so as shown in the figure, the compensating diode D
, ,D4 must be inserted, and diodes D, ,D6 must also be inserted to prevent Q2 from being saturated due to these insertions.

一方、上記補償法を第6図の回路に適用すると、第9図
に示すようになる。第9図において、D7゜D8はトラ
ンジスタQ+aの耐圧不足を補うダイオードである。ダ
イオードD0.D、oはり、、D8のVBHのばらつき
とその温度ドリフトの補償用である。
On the other hand, when the above compensation method is applied to the circuit of FIG. 6, the result is as shown in FIG. 9. In FIG. 9, D7 and D8 are diodes that compensate for the insufficient withstand voltage of the transistor Q+a. Diode D0. This is for compensating for variations in VBH of D, O beams, and D8 and their temperature drifts.

このようにクリップトランジスタのエミッタにダイオー
ドを縦続接続する方法の欠点は、その電圧分の電圧損失
があることである。例えば第8図の例では、出力端子1
3の電位は3VBE以下に下げることができない。電流
源■、が動作しなくなるからである。これは、第5図の
例で出力端子I3の最低電位がVBEたったのに対し、
2VBE分ダイナミックレンジが狭くなっていることを
意味する。
The drawback of this method of cascading a diode to the emitter of the clip transistor is that there is a voltage loss corresponding to that voltage. For example, in the example shown in Figure 8, output terminal 1
The potential of 3 cannot be lowered below 3VBE. This is because the current source (2) will no longer operate. This is because in the example shown in Fig. 5, the lowest potential of the output terminal I3 was VBE.
This means that the dynamic range is narrowed by 2VBE.

信号の中心電位がVcc/2に固定されていれば、この
影響はVce側のダイナミックレンジへも及び、トータ
ルで4VaE分の損失となる。加えて、VBEのミスマ
ツチ分によるクリップレベルの誤差も増えることになる
If the center potential of the signal is fixed at Vcc/2, this influence extends to the dynamic range on the Vce side, resulting in a total loss of 4 VaE. In addition, errors in the clip level due to VBE mismatch will also increase.

第9図の例の場合も、出力端子13の電位は3Vo以下
に下げると、Q10が飽和領域へ入るため、前例と同様
にダイナミックレンジが狭くなる。この例の場合はQ 
II+ 012の差動入力にダーリントン入力回路を追
加するか、レベルシフト回路を付加してQ、□の飽和を
防止し、ダイナミックレンジのロスを押さえることがで
きるが、クリップレベルの誤差はやはり残り、さらには
追加回路により素子数がかなり多くなってしまう。
In the case of the example shown in FIG. 9 as well, when the potential of the output terminal 13 is lowered to 3Vo or less, Q10 enters the saturation region, so the dynamic range becomes narrow as in the previous example. In this example, Q
You can add a Darlington input circuit to the differential input of II+012 or add a level shift circuit to prevent saturation of Q and □ and suppress the loss of dynamic range, but the clip level error still remains. Furthermore, the number of elements increases considerably due to the additional circuit.

(発明が解決しようとする課題) 以上述べたように、従来の波形クリップ機能を有する増
幅回路では、アナログ集積回路を構成した場合、微細加
工技術の進歩に伴うNPN )ランジスタのエミッタ・
ベース間耐圧の低下に耐えられず、使用できなくなるこ
とが多くなってきている。これに対する従来の対策手段
では、クリップレベルの誤差やその温度ドリフトが大き
くなったり、その補償のために多くの素子を必要とする
等の不具合がある。
(Problems to be Solved by the Invention) As described above, in the conventional amplifier circuit having a waveform clipping function, when an analog integrated circuit is configured, the NPN (NPN) transistor emitter
Increasingly, they are unable to withstand the drop in base-to-base breakdown voltage and become unusable. Conventional countermeasures against this problem have drawbacks such as increased clip level error and temperature drift, and the need for many elements to compensate for the error.

この発明は上記の問題を解決するためになされたもので
、トランジスタのエミッタクリップによらないクリップ
回路を簡単な回路構成で実現し、クリップレベルの誤差
やその温度ドリフトの影響がなく、ダイナミックレンジ
を有効に確保することのできる増幅回路を提供すること
を目的とする。
This invention was made to solve the above problems, and it realizes a clipping circuit that does not rely on transistor emitter clipping with a simple circuit configuration, eliminates clip level errors and its temperature drift, and increases the dynamic range. It is an object of the present invention to provide an amplifier circuit that can effectively secure power.

[発明の構成] (課題を解決するための手段) 上記目的を達成するためにこの発明に係る増幅回路は、
入力信号を所定の電圧利得で増幅し、高インピーダンス
で出力するゲイン段と、このゲイン段の出力を低インピ
ーダンスに変換して出力する出力段と、この出力段の出
力電圧を取り出して基準電圧と比較する比較手段と、こ
の比較手段の比較結果に応じて前記ゲイン段の高インピ
ーダンス出力端に強制的に電流を加減算する電流制御手
段とを具備して構成される。
[Structure of the invention] (Means for solving the problem) In order to achieve the above object, an amplifier circuit according to the present invention has the following features:
A gain stage amplifies the input signal with a predetermined voltage gain and outputs it at high impedance, an output stage converts the output of this gain stage to low impedance and outputs it, and extracts the output voltage of this output stage and uses it as a reference voltage. The gain stage is configured to include a comparison means for comparison, and a current control means for forcibly adding or subtracting a current to the high impedance output terminal of the gain stage according to the comparison result of the comparison means.

(作用) 上記構成による増幅回路では、高利得のゲイン段と低イ
ンピーダンスに変換する出力段とで構成される増幅部の
出力電圧をクリップ電圧である基準電圧と比較し、クリ
ップ電圧レベルより低い場合は増幅部のゲイン段の高イ
ンピーダンス出力端に電流を流し込むようにしている。
(Function) In the amplifier circuit with the above configuration, the output voltage of the amplifier section, which is composed of a high gain gain stage and an output stage that converts to low impedance, is compared with a reference voltage that is a clip voltage, and if the output voltage is lower than the clip voltage level, The current is made to flow into the high impedance output terminal of the gain stage of the amplifier section.

これにより、出力電圧がクリップ電圧より低くなると、
増幅部のゲイン段の出力端電位が上昇し、増幅部は自身
の制御能力を失い、クリップ電圧レベルより低くならな
いように電圧帰還をかけてクリップ動作させることにな
る。このようにして、インピーダンス変換後の出力段に
は電圧レベルをクリップ電圧で制限した波形出力が得ら
れる。
This ensures that when the output voltage is lower than the clip voltage,
The potential at the output end of the gain stage of the amplifying section increases, and the amplifying section loses its own control ability, and voltage feedback is applied to perform clipping operation so as not to fall below the clipping voltage level. In this way, a waveform output whose voltage level is limited by the clip voltage is obtained at the output stage after impedance conversion.

(実施例) 以下、第1図乃至第3図を参照してこの発明の詳細な説
明する。
(Example) The present invention will be described in detail below with reference to FIGS. 1 to 3.

第1図はこの発明に係る増幅回路の基本構成を示すもの
である。第1図において、第7図と同一部分には同一符
号を付して示し、ここでは異なる部分について説明する
FIG. 1 shows the basic configuration of an amplifier circuit according to the present invention. In FIG. 1, the same parts as in FIG. 7 are designated by the same reference numerals, and different parts will be explained here.

すなわち、この増幅回路は高利得の差動増幅回路による
ゲイン段A及び該ゲイン段Aの高インピーダンス出力を
低インピーダンス出力に変換する出力段Bからなる演算
増幅器に対するクリップ回路Cとして、PNPトランジ
スタ入力のレベル比較器C1により演算増幅器の出力レ
ベルVoutとクリップ電圧vcLとを比較し、Vou
t≦vcLとなる状態でカレントミラー回路C2を通じ
てゲイン段Aの高インピーダンス出力端に強制的に電流
を流し込むようにしたものである。
That is, this amplifier circuit serves as a clip circuit C for an operational amplifier consisting of a gain stage A using a high gain differential amplifier circuit and an output stage B that converts the high impedance output of the gain stage A into a low impedance output. The level comparator C1 compares the output level Vout of the operational amplifier with the clip voltage vcL, and
A current is forced to flow into the high impedance output terminal of the gain stage A through the current mirror circuit C2 in a state where t≦vcL.

上記の構成によれば、出力電圧v outがクリップ電
圧VCLより低くなると、演算増幅器のゲイン段Aの出
力端に電流が流し込まれてその電位が上昇するので、演
算増幅器は自身の制御能力を失い、クリップ電圧レベル
VCtより低くならないように電圧帰還をかけてクリッ
プ動作させることになる。
According to the above configuration, when the output voltage v out becomes lower than the clip voltage VCL, current flows into the output terminal of the gain stage A of the operational amplifier and its potential increases, so that the operational amplifier loses its control ability. , voltage feedback is applied so that the voltage does not become lower than the clipping voltage level VCt.

すなわち、従来例のNPN )ランジスタのエミッタク
リップと全く同様の動作をすることになる。
That is, the operation is exactly the same as the emitter clip of a conventional NPN transistor.

この場合、トランジスタの耐圧が回路動作を制限すると
いうことが全くない。
In this case, the breakdown voltage of the transistor does not limit the circuit operation at all.

したがって、出力段Bの出力電圧V outはクリップ
電圧vcLで制限された波形出力となる。この場合、ク
リップ回路をトランジスタのエミッタクリップによらず
に実現しているので、回路が簡単であるにもかかわらず
、クリップレベルの誤差やその温度ドリフトの影響がな
く、ダイナミックレンジを有効に確保することができる
Therefore, the output voltage V out of the output stage B becomes a waveform output limited by the clip voltage vcL. In this case, the clip circuit is realized without using the emitter clip of the transistor, so even though the circuit is simple, there is no error in the clip level or the influence of its temperature drift, and the dynamic range can be effectively secured. be able to.

尚、上記実施例では、クリップレベルとしてローレベル
側の場合について説明したが、同様の回路構成によりハ
イレベル側におけるクリップレベルについて、同様の効
果を得ることができるものである。但し、この場合はラ
テラルPNPトランジスタのエミッタクリップも使える
ため、あえてこの発明に係る回路を使う必要がない場合
も多い。
In the above embodiment, the case where the clip level is on the low level side has been described, but the same effect can be obtained with respect to the clip level on the high level side by using a similar circuit configuration. However, in this case, the emitter clip of a lateral PNP transistor can also be used, so there is often no need to use the circuit according to the present invention.

第2図は第5図に示した増幅回路のクリップローレベル
側にこの発明を適用した場合の構成を示すものである。
FIG. 2 shows a configuration in which the present invention is applied to the clip low level side of the amplifier circuit shown in FIG.

第2図において、第5図と同一部分には同一符号を付し
て示して説明すると、上記レベル比較器C0は一対のP
NP )ランジスタQ、6.Q、□、電流源I、による
差動回路と、NPNトランジスタQI8IQ+9及び抵
抗R9RIOによるカレントミラー回路とで構成され、
カレントミラー回路C2はトランジスタQ 201 0
21及び抵抗R11,R1□で構成される。
In FIG. 2, the same parts as in FIG. 5 are denoted by the same reference numerals.
NP) transistor Q, 6. It consists of a differential circuit with Q, □, current source I, and a current mirror circuit with NPN transistor QI8IQ+9 and resistor R9RIO,
Current mirror circuit C2 is transistor Q 201 0
21 and resistors R11 and R1□.

すなわち、上記構成のクリップ回路Cでは、トランジス
タQ 16のベースに与えられる出力電位Voutがト
ランジスタQ1□のベースに与えられるクリップ電位v
4Lより低くなると、Q 16にコレクタ電流が流れる
。このコレクタ電流はQ181Q+9によるカレントミ
ラー回路及びQ 201 Qz+によるカレントミラー
回路で順に折り返され、ゲイン段AのトランジスタQ2
のコレクタに強制的に流れ込む。このため、ゲイン段A
及び出力段Bによるボルテージフォロワ構成の演算増幅
器は自分自身での負帰還制御が不能となり、出力トラン
ジスタQ2のコレクタ電位は上昇しようとする。さらに
、この電位上昇はトランジスタQ6によるエミッタフォ
ロワを通じて出力端子I3へ伝達される。すると、今度
はクリップ回路CのトランジスタQ16゜Q +7の差
動回路と出力段Bとで負帰還回路が構成されるので、出
力端子13の電位はクリップローレベル(Q17のベー
ス電位)V4Lに固定されるようになる。
That is, in the clip circuit C having the above configuration, the output potential Vout applied to the base of the transistor Q16 is the clip potential Vout applied to the base of the transistor Q1□.
When it becomes lower than 4L, collector current flows through Q16. This collector current is turned back in order through the current mirror circuit formed by Q181Q+9 and the current mirror circuit formed by Q201Qz+, and then passed through the transistor Q2 of gain stage A.
is forced into the collector. Therefore, gain stage A
The operational amplifier having a voltage follower configuration using the output stage B becomes unable to perform its own negative feedback control, and the collector potential of the output transistor Q2 attempts to rise. Further, this potential increase is transmitted to the output terminal I3 through the emitter follower formed by the transistor Q6. Then, a negative feedback circuit is formed by the differential circuit of the transistor Q16°Q +7 of the clip circuit C and the output stage B, so the potential of the output terminal 13 is fixed at the clip low level (base potential of Q17) V4L. will be done.

今、I、−21,とすると、出力端子13の電位がクリ
ップローレベルv4Lより十分低くなった状態では、ゲ
イン段AのトランジスタQ2のコレクタ電流■1は全て
クリップ回路CのトランジスタQ21から供給を受ける
。カレントミラー回路のミラー比を全て1とすると、Q
10.Q1□の各コレクタ電流が共に11に等しくなっ
たときにQ2+のコレクタ電流が11となり、負帰還ル
ープは出力端子13の電位がクリップローレベルV4L
と等しくなった時点で安定し、出力端子13はクリップ
ローレベルと全く同電位で固定されることになる。
Now, assuming I, -21, when the potential of the output terminal 13 is sufficiently lower than the clip low level v4L, the collector current 1 of the transistor Q2 of the gain stage A is all supplied from the transistor Q21 of the clip circuit C. receive. If the mirror ratios of the current mirror circuit are all 1, then Q
10. When the collector currents of Q1□ are both equal to 11, the collector current of Q2+ becomes 11, and the negative feedback loop causes the potential of the output terminal 13 to reach the clip low level V4L.
When it becomes equal to , it becomes stable, and the output terminal 13 is fixed at exactly the same potential as the clip low level.

次に、第4図の増幅回路のクリップローレベル側にこの
発明を適用した場合の構成を第3図に示して説明する。
Next, a configuration in which the present invention is applied to the clip low level side of the amplifier circuit shown in FIG. 4 will be described with reference to FIG. 3.

但し、第3図において、第4図と同一部分には同一符号
を付して、その説明を省略する。
However, in FIG. 3, the same parts as in FIG. 4 are given the same reference numerals, and their explanations will be omitted.

この増幅回路のり゛リップ回路C回路PNP )ランジ
スタQ 221 023及び電流源I6で差動回路を構
成し、さらにトランジスタQ 24及び抵抗R13によ
る電流源を追加したものである。すなわち、ここでは回
路簡素化のため、電圧検出して電流を制限するときの折
り返しカレントミラーとして、ゲイン段Aのアクティブ
負荷Q3.Q4を利用する。
This amplifier circuit has a differential circuit composed of a transistor Q221023 and a current source I6, and a current source composed of a transistor Q24 and a resistor R13 is added. That is, here, to simplify the circuit, the active load Q3. Use Q4.

このために、別にトランジスタQ24及び抵抗R13に
よる電流源を設け、トランジスタQ 221 Q 23
の差動対てこの電流源を制御するようにしている。
For this purpose, a current source consisting of a transistor Q24 and a resistor R13 is separately provided, and the transistor Q 221 Q 23
The differential pair lever current source is controlled.

今、トランジスタQ2□のベースに与えられる出力端子
13の電位がトランジスタQ23のベースに与えられる
クリップローレベルV5Lより低くなると、今までQ 
23に流れていたコレクタ電流が流れなくなり、Q24
がアクティブ状態となってゲイン段AのトランジスタQ
3に強制的にコレクタ電流を流す。このコレクタ電流は
Q3.Q4によるカレントミラー回路で折り返され、Q
2のコレクタへ流れ込む。このため、ゲイン段A及び出
力段Bによるボルテージフォロワ構成の演算増幅器は自
分自身での負帰還制御が不能となり、トランジスタQ2
のコレクタ電位は上昇しようとする。この電位上昇はト
ランジスタQ6によるエミッタフォロワを通じて出力端
子13へ伝送される。すると、今度はクリップ回路Cの
トランジスタQ2□、Q23による差動回路と出力段B
とで負帰還回路が構成され、これによって出力端子13
の電位はクリップローレベルV5Lに固定される。
Now, if the potential of the output terminal 13 applied to the base of the transistor Q2□ becomes lower than the clip low level V5L applied to the base of the transistor Q23,
The collector current that was flowing in Q23 stops flowing, and Q24
becomes active and transistor Q of gain stage A
A collector current is forced to flow through 3. This collector current is Q3. It is turned back by the current mirror circuit by Q4, and Q
Flows into the collector of 2. For this reason, the operational amplifier with the voltage follower configuration consisting of the gain stage A and the output stage B is unable to perform negative feedback control by itself, and the transistor Q2
The collector potential of will try to rise. This potential increase is transmitted to the output terminal 13 through the emitter follower formed by the transistor Q6. Then, the differential circuit consisting of transistors Q2□ and Q23 of clip circuit C and the output stage B
A negative feedback circuit is constituted by the output terminal 13.
The potential of is fixed at clip low level V5L.

以上の実施例から明らかなように、この発明に係るクリ
ップ機能を有する増幅回路は、従来回路のようにトラン
ジスタのエミッタクリップを使用しないので、特に出力
下限レベルを制限する場合、NPNトランジスタのエミ
ッタφベース間に過大な逆バイアスが印加されてブレー
クダウンを起こすというような問題を生じることはない
。さらに、これに加えて、クリップ回路自身が負帰還動
作となるため、クリップレベルの誤差や温度ドリフトが
ほとんどなく、シャープなりリップ特性が得られる。し
たがって、IC化に際し、極めて理想的な回路構成を有
するといえるものである。
As is clear from the above embodiments, the amplifier circuit having a clipping function according to the present invention does not use the emitter clip of the transistor unlike the conventional circuit, so when limiting the output lower limit level in particular, the emitter φ of the NPN transistor Problems such as breakdown caused by excessive reverse bias applied between the bases do not occur. Furthermore, in addition to this, since the clip circuit itself performs negative feedback operation, there is almost no clip level error or temperature drift, and sharp lip characteristics can be obtained. Therefore, it can be said that it has an extremely ideal circuit configuration when integrated into an IC.

[発明の効果] 以上のようにこの発明によれば、トランジスタのエミッ
タクリップによらないクリップ回路を簡単な回路構成で
実現し、クリップレベルの誤差やその温度ドリフトの影
響がなく、ダイナミックレンジを有効に確保することの
できる増幅回路を提供することができる。
[Effects of the Invention] As described above, according to the present invention, a clip circuit that does not rely on transistor emitter clips can be realized with a simple circuit configuration, and the dynamic range can be made effective without clip level errors or the effects of temperature drift. It is possible to provide an amplifier circuit that can secure the

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る増幅回路の一実施例を示す基本
回路図、第2図及び第3図はそれぞれこの発明に係る具
体的な実施例を示す回路図、第4図は従来のクリップ機
能を有する増幅回路の基本的な回路構成を示す回路図、
第5図及び第6図はそれぞれ第4図の回路が持つ問題を
改善する従来の改良例の構成を示す回路図、第7図は第
4図乃至第6図の回路が持つ問題を説明するための等価
回路図、第8図及び第9図はそれぞれ第7図で説明した
問題を改善する従来の改良例の構成を示す回路図である
。 11・・・入力端子、12・・・制御端子、13・・・
出力端子、A・・・ゲイン段、B・・・出力段、C・・
・クリップ回路、C1・・・レベル比較器、C2・・・
カレントミラー回路。
FIG. 1 is a basic circuit diagram showing an embodiment of an amplifier circuit according to the present invention, FIGS. 2 and 3 are circuit diagrams showing specific embodiments of the invention, and FIG. 4 is a conventional clip circuit diagram. A circuit diagram showing the basic circuit configuration of a functional amplifier circuit,
5 and 6 are circuit diagrams each showing the configuration of a conventional improvement example that improves the problem of the circuit of FIG. 4, and FIG. 7 explains the problem of the circuit of FIGS. 4 to 6. 8 and 9 are circuit diagrams showing the configuration of a conventional improved example for improving the problem explained in FIG. 7, respectively. 11...Input terminal, 12...Control terminal, 13...
Output terminal, A...gain stage, B...output stage, C...
・Clip circuit, C1...Level comparator, C2...
current mirror circuit.

Claims (1)

【特許請求の範囲】[Claims] 入力信号を所定の電圧利得で増幅し、高インピーダンス
で出力するゲイン段と、このゲイン段の出力を低インピ
ーダンスに変換して出力する出力段と、この出力段の出
力電圧を取り出して基準電圧と比較する比較手段と、こ
の比較手段の比較結果に応じて前記ゲイン段の高インピ
ーダンス出力端に強制的に電流を加減算する電流制御手
段とを具備する増幅回路。
A gain stage amplifies the input signal with a predetermined voltage gain and outputs it at high impedance, an output stage converts the output of this gain stage to low impedance and outputs it, and extracts the output voltage of this output stage and uses it as a reference voltage. An amplifier circuit comprising a comparison means for comparison, and a current control means for forcibly adding or subtracting a current to a high impedance output terminal of the gain stage according to a comparison result of the comparison means.
JP1284972A 1989-11-02 1989-11-02 Amplifier circuit Pending JPH03147414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1284972A JPH03147414A (en) 1989-11-02 1989-11-02 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1284972A JPH03147414A (en) 1989-11-02 1989-11-02 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH03147414A true JPH03147414A (en) 1991-06-24

Family

ID=17685465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1284972A Pending JPH03147414A (en) 1989-11-02 1989-11-02 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH03147414A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124843A (en) * 2000-10-13 2002-04-26 Oki Electric Ind Co Ltd Amplitude limiter circuit and filter circuit
JP2010157855A (en) * 2008-12-26 2010-07-15 Sanyo Electric Co Ltd Limiter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124843A (en) * 2000-10-13 2002-04-26 Oki Electric Ind Co Ltd Amplitude limiter circuit and filter circuit
JP2010157855A (en) * 2008-12-26 2010-07-15 Sanyo Electric Co Ltd Limiter circuit

Similar Documents

Publication Publication Date Title
US6429700B1 (en) Driver circuit with output common mode voltage control
JPH0110007Y2 (en)
US4059808A (en) Differential amplifier
US5774019A (en) Low distortion differential amplifier circuit
US4007427A (en) Cascaded transistor amplifier stages
US6054897A (en) Differential amplifier constituted of bipolar transistors
US4723111A (en) Amplifier arrangement
US6903609B2 (en) Operational amplifier
US5066876A (en) Circuit for converting ecl level signals to mos level signals
US4058775A (en) Over-current prevention circuitry for transistor amplifiers
US5343165A (en) Amplifier having a symmetrical output characteristic
JPS63214009A (en) Composite transistor
JPH03147414A (en) Amplifier circuit
US4502016A (en) Final bridge stage for a receiver audio amplifier
EP0750392B1 (en) A high voltage operational amplifier
KR20010074941A (en) Electronic circuit
US5708393A (en) High voltage operational amplifier output stage
US4714897A (en) Monolithically integratable signal amplifier stage with high output dynamics
JPH0230902Y2 (en)
US5877655A (en) Device for limiting the output current of an operational amplifier
US5525924A (en) Log conversion circuit
JP3210524B2 (en) Differential input type voltage controlled current source circuit and differential filter circuit using the same
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS6240814A (en) Delaying circuit
US5015887A (en) A-B buffer circuit with TTL compatible output drive