JPH03145223A - 可変長符号復調装置 - Google Patents
可変長符号復調装置Info
- Publication number
- JPH03145223A JPH03145223A JP1283468A JP28346889A JPH03145223A JP H03145223 A JPH03145223 A JP H03145223A JP 1283468 A JP1283468 A JP 1283468A JP 28346889 A JP28346889 A JP 28346889A JP H03145223 A JPH03145223 A JP H03145223A
- Authority
- JP
- Japan
- Prior art keywords
- code
- length
- bit
- variable
- length code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的１
（産業上の利用分野〉
本発明は可変長符号復調装置に関し、特に、画像゛圧縮
のための符号化に好適の可変長符号復調装置に関する。
のための符号化に好適の可変長符号復調装置に関する。
（従来の技術〉
近時、電子機器におけるディジタル技術の進歩は著しい
。ディジタル画像処理技術の分野においては、画像圧縮
技術の進歩に目覚ましいものがある。この画像Ｉモ縮技
術は、ディジタル伝送及び記録等の効率を向上させるた
めに、より小さいビットレイトで画像を符号化する技術
である。この技術としては、予測符号化技術及び直交符
号化技術（ｒＴＶ画陣の多次元処理」吹抜敬彦著、日刊
工業新聞社刊に詳述）等がある。更に、これらの符号化
によって圧１ｉ１ ｃ５れた符号に対して、可変長７１
号化を！！ｊことによって、なお−層の画像圧縮が可能
である。可変長符号化は符号の発生積度に応じて、符号
化のピット幅を変化させるものであり、固定長符号に比
してビットレイトを小さくすることができる。
。ディジタル画像処理技術の分野においては、画像圧縮
技術の進歩に目覚ましいものがある。この画像Ｉモ縮技
術は、ディジタル伝送及び記録等の効率を向上させるた
めに、より小さいビットレイトで画像を符号化する技術
である。この技術としては、予測符号化技術及び直交符
号化技術（ｒＴＶ画陣の多次元処理」吹抜敬彦著、日刊
工業新聞社刊に詳述）等がある。更に、これらの符号化
によって圧１ｉ１ ｃ５れた符号に対して、可変長７１
号化を！！ｊことによって、なお−層の画像圧縮が可能
である。可変長符号化は符号の発生積度に応じて、符号
化のピット幅を変化させるものであり、固定長符号に比
してビットレイトを小さくすることができる。
次に、可変長符号の一例としてハフマン符号の生成方法
を第３図を参照して説明する。第３図（ａ）はハフマン
符号の生成過程を示し、第３図（ｂ）はハフマン符号の
木を示している。
を第３図を参照して説明する。第３図（ａ）はハフマン
符号の生成過程を示し、第３図（ｂ）はハフマン符号の
木を示している。
いま、を個の固定長符号Ｓ１．Ｓ２ 、・・・、Ｓ【を
ハフマン符号に変換づるらのとする。第３図はｔ＝６の
場合の例を示している。先ず、これらの符ｊ３３ ｌ乃
至Ｓ６をぞの発生頻度（生起確率〉が大きい順に並べる
。符＠Ｓ１乃￥８６の生起確率は、第３図（ａ）ｋ：示
づように、夫々０．３５．０．２０゜０．１５．０．１
５．０．１０．０．０５であり１、符号８１乃至Ｓ６の
順に並べられている。次に、生起確率が最も小さい方か
ら２つの符号を１組として、その合成確率（２つの生起
確率の和）を求める。第３図では、符号８６．８５の生
起確率が小さく、その合成確率は０．１５ｒある。
ハフマン符号に変換づるらのとする。第３図はｔ＝６の
場合の例を示している。先ず、これらの符ｊ３３ ｌ乃
至Ｓ６をぞの発生頻度（生起確率〉が大きい順に並べる
。符＠Ｓ１乃￥８６の生起確率は、第３図（ａ）ｋ：示
づように、夫々０．３５．０．２０゜０．１５．０．１
５．０．１０．０．０５であり１、符号８１乃至Ｓ６の
順に並べられている。次に、生起確率が最も小さい方か
ら２つの符号を１組として、その合成確率（２つの生起
確率の和）を求める。第３図では、符号８６．８５の生
起確率が小さく、その合成確率は０．１５ｒある。
次に、この１組と他の符号について、生起確率（又は合
成確率）が大きい順に並べ変える。次いで、生起確率（
又は合成確率）が最も小さい方から２つの符号（又は組
〉を新たな１組として、その合成確率を求める。以後、
これらの処理を繰返し、第３図（ａ）に示すように、合
成確率が１となるまで並び変えを行う。
成確率）が大きい順に並べ変える。次いで、生起確率（
又は合成確率）が最も小さい方から２つの符号（又は組
〉を新たな１組として、その合成確率を求める。以後、
これらの処理を繰返し、第３図（ａ）に示すように、合
成確率が１となるまで並び変えを行う。
次に、第３図（ａ）に基づいて、第３図（ｂ）に示’Ｊ
符号の木を作成する。ぞして、この符Ｈの木の枝分かれ
に従って“ＯＩ＋と“１°゛を割当てる。
符号の木を作成する。ぞして、この符Ｈの木の枝分かれ
に従って“ＯＩ＋と“１°゛を割当てる。
第３図（ｂ）ｒ−は、上側の枝を“ＯＮ、下側の枝を“
１″にしている。この枝分かれ沿ってハフマン符号を得
る。例えば、固定長打１３３４は、第３図の太線で示す
ように、“ＯＮの枝を通り、“１″の枝を通り、最後に
“ＯＴｌの枝を通ることにｊ二つて、” ０１０ ”と
いうハフマン符号に変換される。
１″にしている。この枝分かれ沿ってハフマン符号を得
る。例えば、固定長打１３３４は、第３図の太線で示す
ように、“ＯＮの枝を通り、“１″の枝を通り、最後に
“ＯＴｌの枝を通ることにｊ二つて、” ０１０ ”と
いうハフマン符号に変換される。
このようにして求めた符号Ｓ１乃至Ｓ６のハフマン符″
ｐシを下記第１表に示す。
ｐシを下記第１表に示す。
第１表
この第１表に示すように、生起確率が高い場合には短い
ビット長のハフマン符Ｈに変換され、生起確率が低い場
合には長いビット長のハフマン符号にＱ換される。これ
により、全体ではビットレイｉ−を低減することができ
る。
ビット長のハフマン符Ｈに変換され、生起確率が低い場
合には長いビット長のハフマン符号にＱ換される。これ
により、全体ではビットレイｉ−を低減することができ
る。
このような可変長符号を固定長符号に復調づる場合には
、ＲＯＭで構成された変換テーブルを使用する。第４図
はこのような従来の可変長符！ｉ−′Ｓ盗調装置を示す
ブロック図である。
、ＲＯＭで構成された変換テーブルを使用する。第４図
はこのような従来の可変長符！ｉ−′Ｓ盗調装置を示す
ブロック図である。
変換テーブル５のアドレス入力端に可変長打￥Ｊを入力
する。この可変長符号によって示されるアドレスのデー
タが固定矢符Ｓ′：′ｊとして出力端から出力される。
する。この可変長符号によって示されるアドレスのデー
タが固定矢符Ｓ′：′ｊとして出力端から出力される。
例えば、第３図の場合には、変換テーブル５のアドレス
゛’０１１１”に固定長符号Ｓ６のデータが格納されて
おり、可変長符号゛０１１１°°を入力することにより
、固定長符号３６を１！７ることができる。
゛’０１１１”に固定長符号Ｓ６のデータが格納されて
おり、可変長符号゛０１１１°°を入力することにより
、固定長符号３６を１！７ることができる。
第３図では、説明の便宜上、可変長符号（八ツマン首府
）の最大ビット数はペビットであったが、実際の画像信
０においては、最大ビット数は例えば１５ビツトと極め
て大きい。いま、固定長符号が９ビツトで構成されてい
るものとする。１５ビツトの可変長符号によってアドレ
スを指定づることから、変換テーブル５のアドレス数は
２１５となる。したがって、変換テーブル５の総ビット
数（は２”ｘ９＝２９５ （ｋｂｉｔ）となり、極めて
大きくへる。
）の最大ビット数はペビットであったが、実際の画像信
０においては、最大ビット数は例えば１５ビツトと極め
て大きい。いま、固定長符号が９ビツトで構成されてい
るものとする。１５ビツトの可変長符号によってアドレ
スを指定づることから、変換テーブル５のアドレス数は
２１５となる。したがって、変換テーブル５の総ビット
数（は２”ｘ９＝２９５ （ｋｂｉｔ）となり、極めて
大きくへる。
（発明が解決しようとする課題）
このように、上述した従来の可変矢符′ｒ′ｉ’ｌｕ
Ｊ４菰埴においては、変換テーブルの総ビット数が捗め
て大きく、回路規模が増大してしまうという問題点があ
った。
Ｊ４菰埴においては、変換テーブルの総ビット数が捗め
て大きく、回路規模が増大してしまうという問題点があ
った。
本発明はかかる問題点に鑑みてなされたものであって、
性能を劣化させることなく、回路規杖を縮小することが
できる可変長符号復調装置を提供づることを目的とする
。
性能を劣化させることなく、回路規杖を縮小することが
できる可変長符号復調装置を提供づることを目的とする
。
［発明の構成］
（課題を解決づるための手段）
本発明の請求項１に係る可変長符号復調装置は、可変長
符号の上位ビットをアドレスとして入力し、この可変長
符号が上位ビットのビット長よりも長いビット長で構成
されているか否かを示号゛長短符号を出力し、可変長符
号が上位ビットのビット長以下のビット長で構成されて
いる場合にはこの可変長符号を固定矢符８に変換して出
力し、上位ビットのビット長よりも長いビット長で４＋
４成されている場合にはこの上位ビットのピッ・１〜長
よりも短い変換符号に変換して出力する第１の変換テー
ブルと、前記可変長符号の下位ビットと前記変換符号と
によってアドレスが指定されて前記上位ビットよりも長
いビット長の可変長打８を固定矢符８に変換して出力づ
る第２の変換テーブルと、前記長短１ｖＦｉによって前
記第１及び第２の変換テーブルからの固定矢符＞）を選
択的に出力りるセレクタとを具備したものであり、 本発明の請求項２に係る可変長符号復調装置は、第１乃
至第ｍ−１（ｍは自然数）の上位ビットと１位ビットと
に分割可能な可変長符号の第１上位ピットをアドレスと
して入力し、この可変長打）号が第１上位ビットのビッ
ト長よりも長いビット長で構成されているか否かを示す
第１の長短符号を出力し、可変長打８が第１上位ビット
のビット長以下のピッｌ−ｉで構成されている場合には
この可変長符号を固定長符号に変換して出力し、第１上
位ビットのビット反まりら長いビット長で構成されてい
る場合にはこの第１上位ビットのビット長よりら短い第
１の変換符号に変換して出力する第１の変換テーブルと
、第２乃至第ｍ−１の長短？Ｊ弓、第２乃ｆ第ｍ−１の
変換符号及び固定長符号を大々出力する第２乃至第ｍ−
１の変換テーブルと、１γ１記可変長符′；）の下位ビ
ットと前記第ｒｎ−１の変換符号とによってアドレスが
指定されて１１４記第１乃至第ｍ−１の上位ビット・の
総ビット長よりも長いビット長の可変長符号を固定長符
号に変換して出力りる第ｍの変換テーブルと、前記第１
乃至第ｍ−１の長短符０に基づいて前記第１乃至第ｍの
変換テーブルからの固定長符号を選択的に出力する第１
乃至第ｍ−１のセレクタとを具備し、前記第２乃至第ｍ
−１の変換テーブルは、可変長符号の第ｋ （ｋＧよ２
乃至ｍ−１＞上位ビットと第Ｍ （Ｉは１乃至ｍ−２
）の変換符号とがアト、レスとして入力され、入力され
た符３が第１の上位ビットのビット長と第１乃至ａ’ｉ
ｍ−２の変換符号のビット長との和ビット長よりも長い
ビット長で構成されているか否かを示す第２乃至第ｍ−
１の長短符号を出力し、入力された符冶が前記和ビット
長よりも短い場合には入力された符号を固定長符号に変
換して出力し、入力された符号が前記和ビット長よりも
長いビット長で構成されている場合にはこの和ピット長
よりも短いビット環の第２乃至第ｍ−１変ＭＩ４符号を
出力することを特徴とするものである。
符号の上位ビットをアドレスとして入力し、この可変長
符号が上位ビットのビット長よりも長いビット長で構成
されているか否かを示号゛長短符号を出力し、可変長符
号が上位ビットのビット長以下のビット長で構成されて
いる場合にはこの可変長符号を固定矢符８に変換して出
力し、上位ビットのビット長よりも長いビット長で４＋
４成されている場合にはこの上位ビットのピッ・１〜長
よりも短い変換符号に変換して出力する第１の変換テー
ブルと、前記可変長符号の下位ビットと前記変換符号と
によってアドレスが指定されて前記上位ビットよりも長
いビット長の可変長打８を固定矢符８に変換して出力づ
る第２の変換テーブルと、前記長短１ｖＦｉによって前
記第１及び第２の変換テーブルからの固定矢符＞）を選
択的に出力りるセレクタとを具備したものであり、 本発明の請求項２に係る可変長符号復調装置は、第１乃
至第ｍ−１（ｍは自然数）の上位ビットと１位ビットと
に分割可能な可変長符号の第１上位ピットをアドレスと
して入力し、この可変長打）号が第１上位ビットのビッ
ト長よりも長いビット長で構成されているか否かを示す
第１の長短符号を出力し、可変長打８が第１上位ビット
のビット長以下のピッｌ−ｉで構成されている場合には
この可変長符号を固定長符号に変換して出力し、第１上
位ビットのビット反まりら長いビット長で構成されてい
る場合にはこの第１上位ビットのビット長よりら短い第
１の変換符号に変換して出力する第１の変換テーブルと
、第２乃至第ｍ−１の長短？Ｊ弓、第２乃ｆ第ｍ−１の
変換符号及び固定長符号を大々出力する第２乃至第ｍ−
１の変換テーブルと、１γ１記可変長符′；）の下位ビ
ットと前記第ｒｎ−１の変換符号とによってアドレスが
指定されて１１４記第１乃至第ｍ−１の上位ビット・の
総ビット長よりも長いビット長の可変長符号を固定長符
号に変換して出力りる第ｍの変換テーブルと、前記第１
乃至第ｍ−１の長短符０に基づいて前記第１乃至第ｍの
変換テーブルからの固定長符号を選択的に出力する第１
乃至第ｍ−１のセレクタとを具備し、前記第２乃至第ｍ
−１の変換テーブルは、可変長符号の第ｋ （ｋＧよ２
乃至ｍ−１＞上位ビットと第Ｍ （Ｉは１乃至ｍ−２
）の変換符号とがアト、レスとして入力され、入力され
た符３が第１の上位ビットのビット長と第１乃至ａ’ｉ
ｍ−２の変換符号のビット長との和ビット長よりも長い
ビット長で構成されているか否かを示す第２乃至第ｍ−
１の長短符号を出力し、入力された符冶が前記和ビット
長よりも短い場合には入力された符号を固定長符号に変
換して出力し、入力された符号が前記和ビット長よりも
長いビット長で構成されている場合にはこの和ピット長
よりも短いビット環の第２乃至第ｍ−１変ＭＩ４符号を
出力することを特徴とするものである。
（作用〉
本発明においては、第１の変換テーブルは入力した可変
長符号の上位ビットをそのまま固定長符号に変換してセ
レクタに出力するか、又は、この可変長符号が上位ビッ
トのビット長よりも長いビット民で構成されでいる場合
には、この上位ピッ！・を短いビット長の変換符号に変
換して第２の変換テーブルに出力する。第２の変換テー
ブルはこの変換符号をアドレスの上位ビットとし可変長
符号の下位ビットをアドレスの下位ビットとじて入力す
ることにより、上位ビットよりも長いビット長で構成さ
れた可変長符号を固定長符号に変換してセレクタに出力
する。すなわち、第２の変換テーブルは可変長符号の最
大ビット環よりも短いビット長でアドレスが指定される
ことになり、第１及び第２の変換テーブルの総ビット長
（よ低減されている。セレクタは、可変長符号が上位ビ
ットより６長いビット長で構成されているか否かを示す
長短符号を第１の変換テーブルから入力しており、この
長短符号に基づいて第１及び第２の変換テーブルからの
固定長符号を選択的に出力する。
長符号の上位ビットをそのまま固定長符号に変換してセ
レクタに出力するか、又は、この可変長符号が上位ビッ
トのビット長よりも長いビット民で構成されでいる場合
には、この上位ピッ！・を短いビット長の変換符号に変
換して第２の変換テーブルに出力する。第２の変換テー
ブルはこの変換符号をアドレスの上位ビットとし可変長
符号の下位ビットをアドレスの下位ビットとじて入力す
ることにより、上位ビットよりも長いビット長で構成さ
れた可変長符号を固定長符号に変換してセレクタに出力
する。すなわち、第２の変換テーブルは可変長符号の最
大ビット環よりも短いビット長でアドレスが指定される
ことになり、第１及び第２の変換テーブルの総ビット長
（よ低減されている。セレクタは、可変長符号が上位ビ
ットより６長いビット長で構成されているか否かを示す
長短符号を第１の変換テーブルから入力しており、この
長短符号に基づいて第１及び第２の変換テーブルからの
固定長符号を選択的に出力する。
（実施例）
以下、図面に基づいて本発明の実施例を詳細に説明する
。第１図は本発明に係る可変長符号復調装置の一実施例
を示すブロック図である。
。第１図は本発明に係る可変長符号復調装置の一実施例
を示すブロック図である。
入力端子１には、例えば、最長ビット数が１５ビツトの
可変長符号を入力づる。この可変長符号の上位８ビツト
を変換テーブル２のアドレス入力端に与え、下位７ビツ
トを変換テーブル３のアドレス入力端に与える。変換テ
ーブル２．３はアドレス入力端に入力づるデータによっ
てアドレスが指定され、指定されたアドレスに格納され
たデータを出力づるようになっている。
可変長符号を入力づる。この可変長符号の上位８ビツト
を変換テーブル２のアドレス入力端に与え、下位７ビツ
トを変換テーブル３のアドレス入力端に与える。変換テ
ーブル２．３はアドレス入力端に入力づるデータによっ
てアドレスが指定され、指定されたアドレスに格納され
たデータを出力づるようになっている。
変換テーブル２は、８ビツト以下の各可変長符号に対応
したアドレスを有しており、この各アドレスには、８ビ
ツト以下の各可変長符号に対応した９ビツトの固定長符
号を夫々格納している。また、変換テーブル２は、９ピ
ツト以上の可変矢符０の上位８ビツトに対応したアドレ
スも有しており、この各アドレスには、これらの可変長
符号に夫々対応した５ビツトの′ａ換符号を格納してい
る。
したアドレスを有しており、この各アドレスには、８ビ
ツト以下の各可変長符号に対応した９ビツトの固定長符
号を夫々格納している。また、変換テーブル２は、９ピ
ツト以上の可変矢符０の上位８ビツトに対応したアドレ
スも有しており、この各アドレスには、これらの可変長
符号に夫々対応した５ビツトの′ａ換符号を格納してい
る。
更に、変換テーブル２は１ピツトの長短符号を格納づる
領域を有しており、この長短符号の°“１″によって可
変長符号が８ビツト以下であることを示し、０°°によ
って可変長符号が８ビツトよりも長いことを示している
。すなわち、変換テーブル２は２８Ｘ （９−１−５＋
１ ）ビットで構成している。
領域を有しており、この長短符号の°“１″によって可
変長符号が８ビツト以下であることを示し、０°°によ
って可変長符号が８ビツトよりも長いことを示している
。すなわち、変換テーブル２は２８Ｘ （９−１−５＋
１ ）ビットで構成している。
前述したハフマン符号の例から明らかなように、ｎ（ｎ
は自然数）ビットよりも長いビット長の可変長符号の上
位ｎビットは、ｎビット以下の可変長符号のパターンと
は必ず異なっている。例えば、前記第１表のハフマン符
号では、８３ 、８４ 。
は自然数）ビットよりも長いビット長の可変長符号の上
位ｎビットは、ｎビット以下の可変長符号のパターンと
は必ず異なっている。例えば、前記第１表のハフマン符
号では、８３ 、８４ 。
３５．８６のハフマン符号の上位２ビツトに【よ、３１
．８２のハフマン符号のＯＯ”’ １０ ”というパタ
ーンは存在しない。このため、８ビツト以下の可変長符
号と、９ピツト以上の可変長符号の１−位８ビットとに
よって、異なるアドレスを指定することができ、そのア
ドレスから可変長符号が８ビット以下であるか否かを判
断する長短符号を得ることができる。ところで、９ピツ
ト以上の可変長符号の上位８ビツトのパターン数は比較
的少なく、システムによって多少相違するが、これらの
パターンは５ビツト（３２種類〉で十分に区別りること
かできる。この理由から、変Ｆｊ！符月のピット数を５
ビツトに設定している。
．８２のハフマン符号のＯＯ”’ １０ ”というパタ
ーンは存在しない。このため、８ビツト以下の可変長符
号と、９ピツト以上の可変長符号の１−位８ビットとに
よって、異なるアドレスを指定することができ、そのア
ドレスから可変長符号が８ビット以下であるか否かを判
断する長短符号を得ることができる。ところで、９ピツ
ト以上の可変長符号の上位８ビツトのパターン数は比較
的少なく、システムによって多少相違するが、これらの
パターンは５ビツト（３２種類〉で十分に区別りること
かできる。この理由から、変Ｆｊ！符月のピット数を５
ビツトに設定している。
変換テーブル２は長短符号をセレクタ４の制御入力端に
出力し、固定長符号をセレクタ４の一方入力端に出力す
る。また、変換テーブル２は５ビツトの変換符号を変換
テーブル３のアドレスの上位ビットどして出力して、入
力端子１からの下位７ビツトと合わせて１２ビツトの符
号を変換テーブル３のアドレス入力端に与えている。
出力し、固定長符号をセレクタ４の一方入力端に出力す
る。また、変換テーブル２は５ビツトの変換符号を変換
テーブル３のアドレスの上位ビットどして出力して、入
力端子１からの下位７ビツトと合わせて１２ビツトの符
号を変換テーブル３のアドレス入力端に与えている。
一方、変換テーブル３は１２ビツトの符号に対応したア
ドレスを有しており、各アドレスには９ビツト以上の可
変長符号にス４応じた９ビツト構成の固定長符号のデー
タを格納している。りなわら、変換テーブル３は２ ＋
２ Ｘ ９ビツトで構成している。
ドレスを有しており、各アドレスには９ビツト以上の可
変長符号にス４応じた９ビツト構成の固定長符号のデー
タを格納している。りなわら、変換テーブル３は２ ＋
２ Ｘ ９ビツトで構成している。
変換テーブル３は指定されたアドレスに格納された固定
長符号をセレクタ４の他方入力端に出力する。セレクタ
４は１″の長短符号を入力した場合には、一方入力端に
入力した固定長符号を出力し、“０″の長短符号を入力
した場合には他方入力端に入力した固定長符号を出力づ
るようになっている。
長符号をセレクタ４の他方入力端に出力する。セレクタ
４は１″の長短符号を入力した場合には、一方入力端に
入力した固定長符号を出力し、“０″の長短符号を入力
した場合には他方入力端に入力した固定長符号を出力づ
るようになっている。
次に、このように構成された可変長符号復調装置の動作
について説明づる。
について説明づる。
入力端子１を介して可変長汀＠１５ビットを入力する。
可変長符号の上位８ビツトは変換テーブル２に与える。
下位７ビツトは変換テーブル２がらの５ビツトの変換首
府の下位ビットとして、変換テーブル３のアドレス入力
端に・入力づる。いま、可変長符号が８ビツト以下【・
構成されているものとする。この場合には、変換テーブ
ル２は１゛の長短符号をセレクタ４の制御入力端に出力
づると共に、可変長符号によって示されるアドレスに格
納された９ビツトの固定長符号をセレクタ４の一方入力
端に出力する。セレクタ４は制御入力端に“１パを入ツ
ノしているので１一方入力端の固定長符号を出力する。
府の下位ビットとして、変換テーブル３のアドレス入力
端に・入力づる。いま、可変長符号が８ビツト以下【・
構成されているものとする。この場合には、変換テーブ
ル２は１゛の長短符号をセレクタ４の制御入力端に出力
づると共に、可変長符号によって示されるアドレスに格
納された９ビツトの固定長符号をセレクタ４の一方入力
端に出力する。セレクタ４は制御入力端に“１パを入ツ
ノしているので１一方入力端の固定長符号を出力する。
一方、可変長符号が９ピッ＋−Ｊ：Ｊ、上で構成されて
いる場合には、変換テーブル２は“Ｏ″の長短符号を出
力する。変換テーブル２は上位８ビツトに対応したアド
レスに格納された５ビツトの変換符号を出力し、変換テ
ーブル３のアドレス入力端に１２ビツトの符号を与える
。これにより、変換テーブル３のアドレスが指定され、
９ビツト以上の可変長符号に対応した９ビツトの固定長
符号がセレクタ４の他方入力端に出力される。セレクタ
４は制御入力端に′０°′を入力しているので、他方入
力端の固定長符号を出力づる。
いる場合には、変換テーブル２は“Ｏ″の長短符号を出
力する。変換テーブル２は上位８ビツトに対応したアド
レスに格納された５ビツトの変換符号を出力し、変換テ
ーブル３のアドレス入力端に１２ビツトの符号を与える
。これにより、変換テーブル３のアドレスが指定され、
９ビツト以上の可変長符号に対応した９ビツトの固定長
符号がセレクタ４の他方入力端に出力される。セレクタ
４は制御入力端に′０°′を入力しているので、他方入
力端の固定長符号を出力づる。
変換テーブルの総ビット数は、２８Ｘ１５十２”Ｘ９
＝４０ （ｋｂｉｔ）となり、従来に比して１／７以下
に低減される。これにより、回路規模を茗しく縮小づる
ことができる。
＝４０ （ｋｂｉｔ）となり、従来に比して１／７以下
に低減される。これにより、回路規模を茗しく縮小づる
ことができる。
このように、本実施例においては、９ビツト以上の可変
長符号の上位８ビツトのパターンは８ビツト以下の可変
長符号のパターンとは必ず相違し、しから、そのパター
ン数（ま極めて少ないことがら、９ビツト以上の可変長
符号については、その上位８ビツトを５ビツトの変換符
号に変換し、この変換符０を上位ビットとして使用して
いる。すなわら、９ビツト以上の可変長符号の復調は、
１２ビットの符号で変換テーブル３のアドレスを指定づ
ることにより行っており、変換テーブル２．３の総ビッ
ト数を著しく低減することができる。
長符号の上位８ビツトのパターンは８ビツト以下の可変
長符号のパターンとは必ず相違し、しから、そのパター
ン数（ま極めて少ないことがら、９ビツト以上の可変長
符号については、その上位８ビツトを５ビツトの変換符
号に変換し、この変換符０を上位ビットとして使用して
いる。すなわら、９ビツト以上の可変長符号の復調は、
１２ビットの符号で変換テーブル３のアドレスを指定づ
ることにより行っており、変換テーブル２．３の総ビッ
ト数を著しく低減することができる。
なお、可変長符号の最大ピット長は１５ピッ１−に限定
する必要はなく、また、２つの変換テーブルに上位の８
ビツトと下位の７ビツ］〜を夫々与えるので（よなく、
ピット数の低減効率を最適にづるように適宜のピット数
で分割すればよいことは明らかである。
する必要はなく、また、２つの変換テーブルに上位の８
ビツトと下位の７ビツ］〜を夫々与えるので（よなく、
ピット数の低減効率を最適にづるように適宜のピット数
で分割すればよいことは明らかである。
第２図は本発明の他の実施例を示すブロック図である。
第２図において第１図と同一の構成要素には同−首ｇを
付して説明を省略する。
付して説明を省略する。
第２図の実施例はｍ個の変換テーブルを使用した例であ
る。入力端子１からの可変長打Ｂ（よ第１乃ｇ％ｍ−１
ｍ−１（自然数）の上位ビットと下位ピットとに分割さ
れて、夫々変換テーブルＴ１乃至−ｌ ｍに（ｊえられ
る。′変換テーブルー「１乃至１−ｍ−１は、第１乃至
第ｍ−１の長短符号及び固定長４ＱをセレクタＳＥＩ乃
至５ＥＩＩＩ−１に夫々与え、第１乃至第ｍ−４の変換
符号を次段の変換テーブルＴｌ乃至Ｔｌｌ１に夫々与え
る。変換テーブルＴｍからは固定長持重がセレクタ３１
ｍ−１に出力される。
る。入力端子１からの可変長打Ｂ（よ第１乃ｇ％ｍ−１
ｍ−１（自然数）の上位ビットと下位ピットとに分割さ
れて、夫々変換テーブルＴ１乃至−ｌ ｍに（ｊえられ
る。′変換テーブルー「１乃至１−ｍ−１は、第１乃至
第ｍ−１の長短符号及び固定長４ＱをセレクタＳＥＩ乃
至５ＥＩＩＩ−１に夫々与え、第１乃至第ｍ−４の変換
符号を次段の変換テーブルＴｌ乃至Ｔｌｌ１に夫々与え
る。変換テーブルＴｍからは固定長持重がセレクタ３１
ｍ−１に出力される。
本実施例においても第１図の実施例と同様の作用及び効
果を有づることは明らかであり、変換効率は更に向上す
る。
果を有づることは明らかであり、変換効率は更に向上す
る。
［発明の効果１
以上説明したように本発明によれば、変換テーブルの総
ビット長を著しく低減づることができ、変換性能を劣・
化させることなく回路規模を縮小することが′Ｃ−きる
という効果を有する。
ビット長を著しく低減づることができ、変換性能を劣・
化させることなく回路規模を縮小することが′Ｃ−きる
という効果を有する。
第１図は本発明に係る可変長符目復調装置の一実施例を
示すブロック図、第２図は本発明の他の実施例を示すブ
ロック図、第３図は八ツマン符号を説明するための説明
図、第４図は従来の可変長符弓復調装置を示すブロック
図である。 １・・・入力端子、２．３・・・変換テーブル、４・・
・セレクタ。 第２図
示すブロック図、第２図は本発明の他の実施例を示すブ
ロック図、第３図は八ツマン符号を説明するための説明
図、第４図は従来の可変長符弓復調装置を示すブロック
図である。 １・・・入力端子、２．３・・・変換テーブル、４・・
・セレクタ。 第２図
Claims (2)
- （１）可変長符号の上位ビットをアドレスとして入力し
、この可変長符号が上位ビットのビット長よりも長いビ
ット長で構成されているか否かを示す長短符号を出力し
、可変長符号が上位ビットのビット長以下のビット長で
構成されている場合にはこの可変長符号を固定長符号に
変換して出力し、上位ビットのビット長よりも長いビッ
ト長で構成されている場合にはこの上位ビットのビット
長よりも短い変換符号に変換して出力する第１の変換テ
ーブルと、 前記可変長符号の下位ビットと前記変換符号とによつて
アドレスが指定されて前記上位ビットよりも長いビット
長の可変長符号を固定長符号に変換して出力する第２の
変換テーブルと、 前記長短符号によって前記第１及び第２の変換テーブル
からの固定長符号を選択的に出力するセレクタとを具備
したことを特徴とする可変長符号復調装置。 - （２）第１乃至第ｍ−１（ｍは自然数）の上位ビットと
下位ビットとに分割可能な可変長符号の第１上位ビット
をアドレスとして入力し、この可変長符号が第１上位ビ
ットのビット長よりも長いビット長で構成されているか
否かを示す第１の長短符号を出力し、可変長符号が第１
上位ビットのビット長以下のビット長で構成されている
場合にはこの可変長符号を固定長符号に変換して出力し
、第１上位ビットのビット長よりも長いビット長で構成
されている場合にはこの第１上位ビットのビット長より
も短い第１の変換符号に変換して出力する第１の変換テ
ーブルと、 第２乃至第ｍ−１の長短符号、第２乃至第ｍ−１の変換
符号及び固定長符号を夫々出力する第２乃至第ｍ−１の
変換テーブルと、 前記可変長符号の下位ビットと前記第ｍ−１の変換符号
とによつてアドレスが指定されて前記第１乃至第ｍ−１
の上位ビットの総ビット長よりも長いビット長の可変長
符号を固定長符号に変換して出力する第ｍの変換テーブ
ルと、 前記第１乃至第ｍ−１の長短符号に基づいて前記第１乃
至第ｍの変換テーブルからの固定長符号を選択的に出力
する第１乃至第ｍ−１のセレクタとを具備し、 前記第２乃至第ｍ−１の変換テーブルは、可変長符号の
第ｋ（ｋは２乃至ｍ−１）上位ビットと第ｌ（ｌは１乃
至ｍ−２）の変換符号とがアドレスとして入力され、入
力された符号が第１の上位ビットのビット長と第１乃至
第ｍ−２の変換符号のビット長との和ビット長よりも長
いビット長で構成されているか否かを示す第２乃至第ｍ
−１の長短符号を出力し、入力された符号が前記和ビッ
ト長よりも短い場合には入力された符号を固定長符号に
変換して出力し、入力された符号が前記和ビット長より
も長いビット長で構成されている場合にはこの和ビット
長よりも短いビット長の第２乃至第ｍ−１変換符号を出
力することを特徴とする可変長符号復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283468A JPH03145223A (ja) | 1989-10-30 | 1989-10-30 | 可変長符号復調装置 |
| US07/604,175 US5138316A (en) | 1989-10-30 | 1990-10-29 | Variable length code demodulating apparatus and address control method thereof |
| EP90311870A EP0426429B1 (en) | 1989-10-30 | 1990-10-30 | Variable length code demodulating apparatus and address control method thereof |
| KR1019900017415A KR910008977A (ko) | 1989-10-30 | 1990-10-30 | 가변장부호복조장치 |
| DE69025033T DE69025033T2 (de) | 1989-10-30 | 1990-10-30 | Vorrichtung zur Dekodierung von Kode variabler Länge und geeignetes Adresssteuerungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283468A JPH03145223A (ja) | 1989-10-30 | 1989-10-30 | 可変長符号復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145223A true JPH03145223A (ja) | 1991-06-20 |
Family
ID=17665938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283468A Pending JPH03145223A (ja) | 1989-10-30 | 1989-10-30 | 可変長符号復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5138316A (ja) |
| EP (1) | EP0426429B1 (ja) |
| JP (1) | JPH03145223A (ja) |
| KR (1) | KR910008977A (ja) |
| DE (1) | DE69025033T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183443A (ja) * | 1991-12-27 | 1993-07-23 | Pfu Ltd | 符号変換方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473326A (en) * | 1990-12-14 | 1995-12-05 | Ceram Incorporated | High speed lossless data compression method and apparatus using side-by-side sliding window dictionary and byte-matching adaptive dictionary |
| JP3123792B2 (ja) * | 1991-11-05 | 2001-01-15 | 株式会社リコー | 算術符号を用いる符号化装置および復号化装置 |
| TW219416B (ja) * | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
| US5233348A (en) * | 1992-03-26 | 1993-08-03 | General Instrument Corporation | Variable length code word decoder for use in digital communication systems |
| US5226082A (en) * | 1992-07-02 | 1993-07-06 | At&T Bell Laboratories | Variable length decoder |
| JP3428039B2 (ja) * | 1992-06-30 | 2003-07-22 | ソニー株式会社 | 同期信号検出器、同期信号検出方法及び復号化装置 |
| US5325092A (en) * | 1992-07-07 | 1994-06-28 | Ricoh Company, Ltd. | Huffman decoder architecture for high speed operation and reduced memory |
| JP3003894B2 (ja) * | 1992-07-29 | 2000-01-31 | 三菱電機株式会社 | 可変長復号器 |
| US5351047A (en) * | 1992-09-21 | 1994-09-27 | Laboratory Automation, Inc. | Data decoding method and apparatus |
| US5982437A (en) * | 1992-10-26 | 1999-11-09 | Sony Corporation | Coding method and system, and decoding method and system |
| US5367383A (en) * | 1992-11-27 | 1994-11-22 | Eastman Kodak Company | Method and apparatus for maximizing data storage in a processor of image data |
| US5384646A (en) * | 1992-11-27 | 1995-01-24 | Eastman Kodak Company | Marking engine for grey level printing having a high productivity image data processing mode |
| US5400075A (en) * | 1993-01-13 | 1995-03-21 | Thomson Consumer Electronics, Inc. | Adaptive variable length encoder/decoder |
| JPH06217274A (ja) * | 1993-01-18 | 1994-08-05 | Matsushita Electric Ind Co Ltd | 画像信号圧縮装置 |
| JP3127655B2 (ja) * | 1993-03-22 | 2001-01-29 | ソニー株式会社 | 変調装置及び復調装置 |
| JPH06350854A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 画像圧縮符号化装置 |
| US5488366A (en) * | 1993-10-12 | 1996-01-30 | Industrial Technology Research Institute | Segmented variable length decoding apparatus for sequentially decoding single code-word within a fixed number of decoding cycles |
| US5550542A (en) * | 1994-05-04 | 1996-08-27 | Matsushita Electric Corporation Of America | Variable length code look-up table having separate code length determination |
| US5541595A (en) * | 1994-05-19 | 1996-07-30 | Matsushita Electric Corporation Of America | Variable length code decoder for simultaneous decoding the most significant bits and the least significant bits of a variable length code |
| KR100186915B1 (ko) * | 1994-07-13 | 1999-05-01 | 모리시다 요이치 | 디지털 부호화 장치 및 디지털 부호 복호화 장치 |
| JPH08116447A (ja) * | 1994-10-18 | 1996-05-07 | Fuji Xerox Co Ltd | 画像信号の符号化装置 |
| US5589829A (en) * | 1994-10-26 | 1996-12-31 | Intel Corporation | Decoding variable-length encoded signals |
| KR100214593B1 (ko) * | 1996-03-15 | 1999-08-02 | 구자홍 | 캐스케이드 구조를 이용한 런랭스 코드의 코드워드 검출 방법 및 장치 |
| US5841380A (en) * | 1996-03-29 | 1998-11-24 | Matsushita Electric Corporation Of America | Variable length decoder and method for decoding two codes per clock cycle |
| GB2346470B (en) * | 1999-02-05 | 2003-10-29 | Advanced Risc Mach Ltd | Bitmap font data storage within data processing systems |
| KR100618972B1 (ko) | 1999-08-02 | 2006-09-01 | 삼성전자주식회사 | 가변장 코딩 방법 및 장치 |
| GB2361244B (en) * | 2000-04-14 | 2004-02-11 | Trikon Holdings Ltd | A method of depositing dielectric |
| US6912070B1 (en) | 2000-08-08 | 2005-06-28 | Qualcomm, Inc. | Sub-optimal variable length coding |
| GB2367459A (en) * | 2000-09-28 | 2002-04-03 | Roke Manor Research | Method of compressing data packets |
| US20040199522A1 (en) * | 2001-01-25 | 2004-10-07 | Hanna Edpalm | Method and apparatus for optimised indexing records of static data with different lengths |
| US6580377B1 (en) * | 2001-05-30 | 2003-06-17 | Sony Corporation | Huffman decoding using cascaded sub-table lookup method |
| US6931688B2 (en) * | 2002-08-09 | 2005-08-23 | Colgate-Palmolive Company | Toothbrush |
| AU2003277347A1 (en) * | 2002-10-11 | 2004-05-04 | Quicksilver Technology, Inc. | Reconfigurable bit-manipulation node |
| US7661694B2 (en) * | 2003-08-18 | 2010-02-16 | Cequent Towing Products, Inc. | Towing assembly |
| US7434150B1 (en) | 2004-03-03 | 2008-10-07 | Marvell Israel (M.I.S.L.) Ltd. | Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations |
| US7360142B1 (en) * | 2004-03-03 | 2008-04-15 | Marvell Semiconductor Israel Ltd. | Methods, architectures, circuits, software and systems for CRC determination |
| US7095342B1 (en) * | 2005-03-31 | 2006-08-22 | Intel Corporation | Compressing microcode |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3883847A (en) * | 1974-03-28 | 1975-05-13 | Bell Telephone Labor Inc | Uniform decoding of minimum-redundancy codes |
| JPS5564445A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Code converter circuit |
| CA1211219A (en) * | 1982-06-30 | 1986-09-09 | Hideo Kuroda | Digital data code conversion circuit for variable- word-length data code |
| EP0145396B1 (en) * | 1983-12-08 | 1990-04-04 | Crosfield Electronics Limited | Codeword decoding |
| JPS6325758A (ja) * | 1986-07-18 | 1988-02-03 | Nec Corp | スレ−ブプロセサ |
-
1989
- 1989-10-30 JP JP1283468A patent/JPH03145223A/ja active Pending
-
1990
- 1990-10-29 US US07/604,175 patent/US5138316A/en not_active Expired - Fee Related
- 1990-10-30 DE DE69025033T patent/DE69025033T2/de not_active Expired - Fee Related
- 1990-10-30 EP EP90311870A patent/EP0426429B1/en not_active Expired - Lifetime
- 1990-10-30 KR KR1019900017415A patent/KR910008977A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183443A (ja) * | 1991-12-27 | 1993-07-23 | Pfu Ltd | 符号変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0426429A3 (en) | 1991-11-27 |
| US5138316A (en) | 1992-08-11 |
| KR910008977A (ko) | 1991-05-31 |
| DE69025033D1 (de) | 1996-03-07 |
| DE69025033T2 (de) | 1996-10-02 |
| EP0426429B1 (en) | 1996-01-24 |
| EP0426429A2 (en) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145223A (ja) | 可変長符号復調装置 | |
| JP3258552B2 (ja) | データ圧縮装置及びデータ復元装置 | |
| US5652583A (en) | Apparatus for encoding variable-length codes and segmenting variable-length codewords thereof | |
| JP2746109B2 (ja) | ハフマン符号復号化回路 | |
| JPH08317227A (ja) | 復号化装置 | |
| US5146220A (en) | Data conversion method and apparatus for converting undefined length data to fixed length data | |
| US7046181B2 (en) | 2n-1 Shuffling network | |
| US5488366A (en) | Segmented variable length decoding apparatus for sequentially decoding single code-word within a fixed number of decoding cycles | |
| US5754128A (en) | Variable-length code encoding and segmenting apparatus having a byte alignment unit | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| EP0499225B1 (en) | Variable-length code decoding device | |
| EP0494038A2 (en) | Run-length encoding in extensible character sets | |
| JPH07177040A (ja) | 可変長符号化装置 | |
| RU99125491A (ru) | Способ криптографического преобразования l-битовых входных блоков цифровых данных в l-битовые выходные блоки | |
| JP2999561B2 (ja) | データ圧縮及び復元装置 | |
| JP3034293B2 (ja) | 可変長符号の固定長変換回路 | |
| EP1001540A2 (en) | Block coding method and apparatus | |
| JPH08149016A (ja) | 文字列の符号化方法 | |
| JP3648944B2 (ja) | データ符号化方法およびデータ符号化装置ならびにデータ復号化方法およびデータ復号化装置 | |
| Acharya et al. | An on-line variable-length binary encoding of text | |
| JPH0557938U (ja) | 可変長符号の復号装置 | |
| SU809154A1 (ru) | Преобразователь полиадического кодаВ КОд СиСТЕМы ОСТАТОчНыХ КлАССОВ | |
| JPS6315534A (ja) | たたみ込み符号器 | |
| JPH11196001A (ja) | 可変長符号発生回路 | |
| JPH10224228A (ja) | 復号化装置 |