[go: up one dir, main page]

JPH03142943A - 半導体装置とプリント配線板構造の組合せ - Google Patents

半導体装置とプリント配線板構造の組合せ

Info

Publication number
JPH03142943A
JPH03142943A JP2215689A JP21568990A JPH03142943A JP H03142943 A JPH03142943 A JP H03142943A JP 2215689 A JP2215689 A JP 2215689A JP 21568990 A JP21568990 A JP 21568990A JP H03142943 A JPH03142943 A JP H03142943A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
semiconductor device
semiconductor
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2215689A
Other languages
English (en)
Inventor
Anthony M Chiu
アンソニー　エム．チウ
Howard Test
ハワード　テスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH03142943A publication Critical patent/JPH03142943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関連し、より詳細には、直接にマ
ウントするパッケージとアスト技術に関する。
の　　　　　び 半導体技術には、プリント配線板のより高い構成要素密
度、より高い入力／出力能力、より高いパワー、より高
速、より畠い信頼性、及びより低い！！用へという傾向
がある。少なくとも部分的にでもこれらの改良を行うた
めに、半導体装置を減寸し、また様々なマウント技術を
用いてプリント配線の密度を増すことが必要とされてき
た。これらの結果を達成するのに、幾つかの技術が工夫
されてきた。
スモール・アウトライン集ｖ１回路、チップ・キャパシ
タ、及びチップ抵抗器のような表面マウント部分と、り
７ド・フラット・バックは、デュアル・イン◆ライン・
パッケージで必要とされるスルー・ホールを使用せずに
、プリント配線板にマウントされ得る。これらの要素の
寸法が小さいために、四対−の密度の改良が成される。
他のレベル“の構成要素の密度とパワー／速度の増加が
、テープ・オートメイテッド・ボンディングにより達成
される。このパッケージにおいて、半導体ダイは、はん
だリフ０−か、従来の集積回路のワイヤ・ボンディング
に似た熱圧縮ボンディング技術の使用により、−紺の前
もって作られたリードにボンドされる。４ミルのボンド
・パッド上の４ミル幅のリードに対して、リード引張り
強度が通常３０−６０グラムとなる。リードの一端をダ
イにボンドした後、他方の端がテープから切離され、形
成され、そしてプリント配線板にはんだづけされる。こ
の種のパッケージの形は、ビン数の多い装置に特に適し
ている。このパッケージ方法では、テープの材料費が高
く、またダイのボンド領域に余分にｖ１巾が掛かるが、
ビン数の多い装置のピン台グリッド・アレイのような前
もって作られたバッ／タージよりも費用は机からない。
キャビティ・パッケージは大きな半導体ダイに用いられ
る。このパッケージでは、ダイが前もって作られたパッ
ケージにマウントされ、ダイとパッケージの間がワイヤ
・ボンディングで接続される。例えばこの方法は、消去
可能で書込みの可能な読出し専用メモリに用いられる。
セラミックとプラスチックの内方のパッケージが用いら
れる。
チップ・オン・ボード・パッケージは商業的に使用され
ている。このアセンブリでは、ダイがプリント配線板上
にマウントされ、またプリント配線板の銅配線パターン
へワイヤ・ボンディングによって接続される。
フリップ・チップ技術は、ダイの上に接続「こぶ」を有
するダイを用いる。ダイは裏返され、こぶのある方が下
になり、適合する構ｒ１１．要素を有する基板上にボン
ドされる。この方法は、こぶの１１坦性と、基板の上の
適合するワイヤの平坦性に敏感である。またこの種のパ
ッケージでは、受動熱１敗を調節するのは困難である。
ハイブリッド回路技術は、ダイを前もって印刷された相
互接続部を有する基板上にマウントし、ワイヤ・ボンデ
ィングまたはフリップ・チップ技術によってダイか基板
に接続される。このパッケージのアセンブリ費用は、以
上説明したパッケージの中で一番高い。
課題を解決するための手　　び 本発明は、半導体装置パッケージと、半導体マウント物
質のバーンイン及びテスト構造に関するものである。銅
導体が、ポリイミドのような柔軟なベース物質に形成さ
れる。柔軟なベース物質にはその長さ方向に沿って連続
的な導体があり、バーンイン及びテストにおいて、柔軟
なベース物質にマウントされたそれぞれの半導体ａＩ！
に対して、パワー及び接地接続としてｉ能する。ベース
物質の他の導体及び接続部はＪ各装置がプリント配線板
にマウントされる前にそれをテストするテスト・パッド
と、半導体＠歌をベース物質に接続するボンド・パッド
と、ｉａと相Ｕ接続部を有するベース物質の一部をプリ
ント配線板に接続する相互接続部を含む。半導体装置を
、それがマウントされる前に、テープ・ベースから取除
くことは必ずしも必要ではない。幾らかのアプリケーシ
ョンでは、半導体装置をテープ・ベースから切１ｇ１ｎ
る前にマウントした方が容易であろう。配線板には一つ
またはそれ以上の病があっても良く、この龍の中でいく
つかの層のスルー・ホールは、ベース層の構成要素と相
互接続パッドに接続され得る。
備えがあるので、−旦装煽が配線板にマウントされ、そ
して装置が取替えられねばならないときは、装置とベー
ス物質は配線板から切離され、新しい装置が古いベース
物質の部分上に置かれ、そして新しい装置が古いベース
物質のバンド・パッドに接続される。
装置がマウントされる配線板には、装置を収めるための
配線板を與く間１１部がある。開口部は、プリント構成
要素が配線板上に形成される以前に、前もって開けられ
ても良く、または後にレーザ加工により開けられても良
い。
アセンブリにおいて、装置は、プリント配線板のリード
・パターンにアラインメントされ、プリント配線板上の
構成要素に接続された接続パッドにボンドされる。ヒー
ト・シンクが装置の一方の側につけられても良く、また
保護被覆物が装置の反対側につけられる。
フィルム・ベースからのｖｉ置と接続部の除去に先立ち
、ｉｉＭは、Ｓ！置への接続部に接続されるフィルム上
のテスト・ポイントを用いてテストされ得る。
本発明により提示される技術的な利点及びその目的は、
Ｉ２！１面と共に以Ｆの発明の好ましい実施例の説明か
ら明らかになろう。この発明の新奇な特徴は特許請求の
範囲に示される。
実施例 第１図は、導電性の物質が所望のパターンに形成された
ストリップ・キャリヤ１０を示す。導電性のパターンは
、テープの各側にそれぞれある二つの連続的な導体１５
と１６、テスト・ポイント１７、及び相互接続パターン
３０含む。例えば柔軟なフィルム１１は、各側に並んで
ある穴１２を有するポリイミドである。開口部１３はフ
ィルム１１に沿って間をおいて並べられ、フィルム１１
にマウントされて相互１１Ｆｃパターン３０に取り付け
られるべき半導体ｓ”ａをマウントさせる。
相互接続部３０がフィルム・ベースに形成され、開口部
１３上に延び、よって相互接続部の端は、開口部１３に
置かれた半導体装置に接続され得る。
相互接続部の端は例えば圧縮ボンドにより、半導体装置
１４のボンド／接続パッドヘボンドされ得る。
またフィルム・ベース１１上にあり、導体３０に接続さ
れているのは、テスト・ポイント１７である。半導体装
置をフィルム・ベースにマウントし、また装置のボンド
・パッドを要素３０に相互接続した後、装置１４は、配
線板にマウントされる前に、動作可能な装置であると確
めるためテストされ得る。
テスト・ポイントと１続要素に接続されている二つのヒ
ユーズ・リンク１９と２０がある。ヒユーズ・リンク１
９は３Ｉ続的な導体１５に１＆続し、またヒユーズ・リ
ンク２０はＭ統的な導体１６に接続する。例えば、もし
ｉ続的な導体１５がｉｉ置のパワー接続で、ａ続的な導
体１６が接地接続であるならば、パワーが″ｉ続的な導
体１５に印加され、もしＩｆ！が内部短絡を有するなら
ば、ヒユーズ・リンク１９か２０のどちらかがとばされ
、装Ｍ１４は欠陥があることになる。視覚検査により、
または電気的連続性のテストにより、とばされたリンク
は検出可能で、＠置はこれ以上テストされない。
このヒユーズ・リンク設計は、ウェハ・バーンインで使
用され得る。パワー及び接地ストリップは、−個のマス
クか、または多層設計には多重マスクを用いて、ウェハ
の「路」にパターンされ得る。
接続要素３０に接続されているのは、導電性パッド１８
である。これらのパッドはプリント配線板上のボンド・
パッドに接続され、半導体装Ｉ！１４をプリント配線板
へ相互接続する。
ベース１１にマウントされた装置をプリント配線板に接
続するには、装置と相互接続部がフィルム・ベースから
切離され、以下に説明するようにマ・クントされるか、
またはテープのＩｌｌ能していない部分（１１，１２，
１５，１６，１７，１９゜２０）が、テープがプリント
配線板上にボンドされた後で、切取られる。
第２図は、四個の間口部２６を有するプリント配線板の
一部を示す。例えば、もし配線板が１メガバイト・メモ
リ・モジュール用であるとすれば、八個の開口部のある
配線板が用いられるであろう。
他の開口部２６ａは、抵抗器、キャパシタ、またはダイ
オードのような受動要素のために、配線板２５に形成さ
れる。−個またはそれ以上のツーリング及びアラインメ
ント開口部２６ｂも、配線板に形成され得る。開口部２
６の両端には、ｌＢ導電性ボンド・パッド２７の７レイ
がある。第１図のボンド・パッド１８は、半導体装置１
４をプリント横ｒａ、要素に接続する。説明をｍ＋潔に
するため、配線板２５には他のプリント構成要素は図示
されないが、配線板２５には、聞「」部２６にマウント
された半導体Ｖｉ誼を、配線板上の他の装置、他の要素
及び部分とそれぞれ相互接続させるように、所望のいか
なる回路形状が形成されても良い。配線板２５は、望ま
れる構成要素によって、−層または多重病の板のどちら
であっても良い。
配線板２５は、配線板２５上の構成要素を母配線板と接
続するよう、エツジ・コネクタを有しても良い。
第３包は、半導体３２がマウントされているプリント配
線板３５の部分図である。プリント配線板２５（第２図
）のボンド・パッド２７は、ボンド・パッド１８（第１
図）とアラインメントされ、それから−緒にボンドされ
、接続部３４を形成する。半導体装置３２は、プリント
配線板３５の開口部３１内にある。
この発明の特徴は、装置３２が動作不能になった場合、
動作不能の装置は接続部３３を切断して取除かれ、新し
い装置３２と置換えられ、よって新しい装置のボンド・
パッド１８は接続部３４と対応し、そこヘボンドされる
。動作不能の＠誼を取替えるのはこのように容易なので
、モジ１−ルの修理は非常に簡単となる。
第４図は、第３図の線４−４に沿った断面図である。第
４図は、半導体装置３２が開口部３１にあり、プリント
配線板の表面に相互接続部３３があることを示す。高パ
ワー・アプリケーションでは、ヒート・シンク４０が装
置３２の下に費かれて、それを適切に支えるため配線板
３５にボンドされて１ηる。絶縁層のフィルムまたはｌ
ボキシ物買４１が、装置３２の表面上に設けられ、装置
を保護し、以下で説明されるように配線板の積重ねを可
能にする。
第５図は、本発明による装置の積重ねられたアレイ５０
を示す。複数の配線板５１が積重ねられ、それぞれの配
線板は、開口部５７内にマウントされた装置５６のアレ
イを有する。またヒート・シンク５５も、開口部５７内
にマウントされている。
１１ｆ１５６とヒート・シンク５５のそれぞれの全本体
が開口部内にある。
間口部５７から延び出ている回路の唯一の部分は、＆ｌ
１ｔ５６の表面から配線板５１の表面に延びる回路格続
部５３である。絶縁物質５４が装置と配線板の表面に設
けられ、構成要素と装置をＩｌｊ！接する配線板から・
保護、被覆、及び絶縁する。
図示されていないが第２図に示されるようなエツジ・コ
ネクタが、それぞれの配線板５１の端に形成されても良
く、もしくは接続板が配線板５１を相互接続しまたモジ
ュールへの入力／出力を許すように、モジュール５０の
木端に取付は及び接続されても良い。接続部５８と５９
は配線板を相互接続するのに用いられ、また接続部５８
ａと５９８は、モジュールへの接続を戊１゜ 第６図は、高密度メモリ・パッケージに対する本発明に
よる装置の１ｆｆＩｓねられたアレイを示す。
例えばあるメモリ・パッケージでは、５０個もの装置が
あっても良い。この方法では、ヒート・シンクや絶縁物
質が使用または必要とされない。モジュールで冷却が必
要な場合は、装置間の間口部６５に冷気を通すことが可
能である。アレイ６０には、配線板６６の開口部６５に
マウントされた複数の装置６１がある。それぞれの装置
６１よマウントされ、接続部６２により配線板６６に相
互接続される。配線板面の相互接続は、参照＠号６３に
て示される。モジュールへの外部接続は、参照ｉ号６３
と６７にて成される。この種のパッケージ方法では、浸
せき型（液体）冷却システムもまた最大の熱消散効果で
使用され得る。
以上の説明に関連して更に以下の項を開示する。
（１）　　配線板を貫く複数の間口部と、配線板の上に
構成要素を右するプリント配線板を含み、構成要素の一
部は配線板のいくつかの開口部の端へと延び、 配線板上の構成要素と接続する、配線板上の盛り上がっ
た接続パッドを含み、 絶縁ベース上の構成要、素にボンドされ、プリント配線
板の内口部のいくつかに置かれた半導体装置を含み、よ
って絶縁ベース上の構成要素の一部は、プリント配線板
上に延び、プリント配線板上のｖ４或要素と接続するこ
とを含む、半導体装置とプリント配線板構造の組合せ。
（２）　　（１）項に記載した組合せは、プリント配線
板の開口部にあり、またプリント配線板上の構成要素と
接続する受！Ｉｌ電子構成要素を含む。
（３）　　（１）項に記載した組合せにおいて、複数の
配線板が積重なってモジュールを形成し、菊記盛り上が
った接続パッドにより電気的に相互接続する。
（４）　　（１）項に記載した組合せは、半導体装置と
共に開口部にヒート・シンクを含む。
（５）　　（３）項に記載した組合せは、積重なった配
線板の間に絶縁物質を含む。
（６）　　（１）項に記載した組合せにおいて、半導体
は、マウントの後、絶縁ベースと接続部を切断すること
により、プリント配線板から取除かれ得る。
（７）　　複数の半導体装置が連続的で柔軟なベース物
質上の開口部にマウントされ、ベース物質は、間口部に
マウントされた半導体装置それぞれに一個づつ、導体の
繰返すパターンを有し、またベース物質は’Ｉｒｃ的な
ベース物質の長さ方向に沿って延びる二つの導体を有す
るような、半導体パッケージ構造において、 導体のパターンのそれぞれの導体に形成されたテスト・
パッドと、 開口部の上に延びて、（資）口部にマウントされた半導
体装置に接続する導体のパターンのそれぞれの導体と、 各半導体装置にパワー接続を提供する、連続的なベース
物質の長さ方向に延びる二つの導体のうちの一方と、 半導体装置に接地接続を提供する、二つの導体のうちの
もう一方と、また、 パワー接続と各半導体装置の間のヒユーズ・リンクを含
む、半導体パッケージ構造。
（８）　　（７）項に記載した半導体パッケージＩＩ４
造は、接地接続と半導体装置の間にヒユーズ◆リンクを
含む。
（９）　　（７）項に記載した半導体パッケージ構造に
おいて、導体のパターンにおける各導体は、その上にボ
ンド・パッドが形成されている。
（１Ｇ）　　（７３項に記載した半導体パッケージ構造
において、ボンド・パッドとテスト・ポイントが導体の
パターンの上に形成され、また半導体装置とベース物質
の接続部の部分が、ボンド・パッドとテスト・ポイント
の間を切断することで取除かれる。
（１１）　　複数の積重なった配線板、複数の半導体装
置、また所望の機能的な電子システムを形成するよう各
配線板上で相互接続したり、モジュール中の他の配線板
に相互接続する回ｖＰ１構戒要素を含む、回路モジュー
ルにおいて、 少なくとも一表面に１！電性の構成要素を有する複数の
配線板を含み、また各配線板は各配線板を貝く複数の開
口部を有し、少なくとも構成要素の一部が開口部のいく
つかの上に延び、 配線板の開口部内にすっかりマウントされた、複数の半
導体装置及び／または電子構成要素を含み、よって開口
部の半導体装置及び／または電子構成要素は、開口部の
外へは延びず、開口部上に延びる構成要素に接続し、ま
た、 配線板の所望の位置に形成された接続パッドを含み、よ
って配線板が積重なってモジュールを形成するとき、接
続パッドは互いに電気的にｉ統し、配線板を相互接続す
ることを含む、回路モジュール。
（１２）　　（１１）項に記載した回路モジュールは、
中４゜ に半導体装置を有する開口部の少なくともいくつかに、
ヒート・シンクを含む。
（１３）　　（１１）項に記載した回路モジュールは、
配線板の間に絶縁物質の薄い層を含み、配線板上の回路
を隣接づる配線板から絶縁する。
（１４）　　（１１）項に記載した回路モジュールにお
いて、接続パッドは配線板を離して保ち、隣接する配線
板の間の構成要素の間に空気による絶縁を提供する。
（１５）　　半導体パッケージ構造はテストを可能にし
、半導体装置が（！！ｌ路に組入れられる前に、半導体
装置の短絡を示すヒユーズ・リンクを含む。パッケージ
構造は、プリント配線板の開１コ部内に、半導体装置を
すっかりマウントすることを可能にし、最小の厚さの形
状でプリント配線板が積重ねられるのを可能にする。
【図面の簡単な説明】
第１図は、テスト・ポイントを有する柔軟なベースにマ
ウントされた集積回路を示す図。 第２図は、本発明の半導体装置がマウントされ得るプリ
ント配線板を示づ図。 第３図は、プリント配線板にマウントされた半導体！ｋ
ｍを示す図。 第４図は、配線板にマウントされた半導体装置の断面図
を示す図。 第５図は、積重ねられた配線板のモジュールを示す図。 第６図は、ビート・シンクを持たない、高密度メモリの
積重ねられたアレイの例を示す図。 主な符号の説明 １１：フィルム １３．２６．３１．５７，６５：間口部１４．３２．５
６二半導体装置 １７：テスト・ポイント １８．２７：ボンド・パッド １９．２０：ヒユーズ・リンク ２５．３５，５１．６６：プリント配線板４０．５５：
ヒート・シンク ５８．５９：接続部

Claims (1)

    【特許請求の範囲】
  1. （１）配線板を貫く複数の開口部と、配線板の上に構成
    要素を有するプリント配線板を含み、構成要素の一部は
    配線板のいくつかの開口部の端へと延び、 配線板上の構成要素と接続する、配線板上の盛り上がっ
    た接続パツドを含み、 絶縁ベース上の構成要素にボンドされ、プリント配線板
    の開口部のいくつかに置かれた半導体装置を含み、よっ
    て絶縁ベース上の構成要素の一部は、プリント配線板上
    に延び、プリント配線板上の構成要素と接続することを
    含む、半導体装置とプリント配線板構造の組合せ。
JP2215689A 1989-08-15 1990-08-14 半導体装置とプリント配線板構造の組合せ Pending JPH03142943A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39404289A 1989-08-15 1989-08-15
US394042 1989-08-15

Publications (1)

Publication Number Publication Date
JPH03142943A true JPH03142943A (ja) 1991-06-18

Family

ID=23557321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2215689A Pending JPH03142943A (ja) 1989-08-15 1990-08-14 半導体装置とプリント配線板構造の組合せ

Country Status (3)

Country Link
EP (1) EP0413542A3 (ja)
JP (1) JPH03142943A (ja)
KR (1) KR910005443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505193B1 (ko) * 1996-10-07 2005-08-03 애트리움,인코포레이티드 모듈라 반도체 신뢰도 시험 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009236A (ja) 2000-06-21 2002-01-11 Shinko Electric Ind Co Ltd 多層半導体装置及びその製造方法
ATE542240T1 (de) 2008-08-07 2012-02-15 St Microelectronics Srl Schaltung zur parallelversorgung mit strom während des prüfens mehrerer auf einem halbleiterwafer integrierter elektronischer anordnungen
JP4864126B2 (ja) * 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125965A (ja) * 1974-08-27 1976-03-03 Nippon Electric Co
JPS5419656A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Bonding tool

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125965A (ja) * 1974-08-27 1976-03-03 Nippon Electric Co
JPS5419656A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Bonding tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505193B1 (ko) * 1996-10-07 2005-08-03 애트리움,인코포레이티드 모듈라 반도체 신뢰도 시험 시스템

Also Published As

Publication number Publication date
EP0413542A2 (en) 1991-02-20
EP0413542A3 (en) 1991-12-04
KR910005443A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
EP0460822B1 (en) Integrated circuit packaging using flexible substrate
US5638597A (en) Manufacturing flexible circuit board assemblies with common heat spreaders
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US4740414A (en) Ceramic/organic multilayer interconnection board
US4628406A (en) Method of packaging integrated circuit chips, and integrated circuit package
US4755866A (en) Electronic circuit module
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US4890194A (en) A chip carrier and mounting structure connected to the chip carrier
KR20010072583A (ko) 적층화 집적 회로 패키지
JPH08213543A (ja) マルチダイパッケージ装置
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
JPH0779196B2 (ja) 配線変更方法
US6437436B2 (en) Integrated circuit chip package with test points
US5138429A (en) Precisely aligned lead frame using registration traces and pads
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
US20020063331A1 (en) Film carrier semiconductor device
JPH03142943A (ja) 半導体装置とプリント配線板構造の組合せ
US6570271B2 (en) Apparatus for routing signals
JPH09199537A (ja) 集積回路の実装構造
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
US5519579A (en) Method and apparatus for replacing directly attached chip
JPH0645763A (ja) 印刷配線板