[go: up one dir, main page]

JPH0311996A - Speed control circuit of motor - Google Patents

Speed control circuit of motor

Info

Publication number
JPH0311996A
JPH0311996A JP1144976A JP14497689A JPH0311996A JP H0311996 A JPH0311996 A JP H0311996A JP 1144976 A JP1144976 A JP 1144976A JP 14497689 A JP14497689 A JP 14497689A JP H0311996 A JPH0311996 A JP H0311996A
Authority
JP
Japan
Prior art keywords
transistor
output transistor
speed control
output
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1144976A
Other languages
Japanese (ja)
Other versions
JP2834773B2 (en
Inventor
Tsutomu Shimazaki
島崎 努
Kouichirou Ougino
広一郎 扇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1144976A priority Critical patent/JP2834773B2/en
Publication of JPH0311996A publication Critical patent/JPH0311996A/en
Application granted granted Critical
Publication of JP2834773B2 publication Critical patent/JP2834773B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Ac Motors In General (AREA)

Abstract

PURPOSE:To prevent a noise and a temperature rise of respective elements by providing two output transistors connected serially between first and second power supplies and by connecting the input of one transistor of the two output transistors to the second power supply with a switching transistor. CONSTITUTION:Connection points between output transistors(Tr)4, 5 are connected to driving coils 17-19. The base of a switching transistor(STr)23 is connected to an input terminal 12 via a base resistor 24, and the collector-emitter path of STr23 is connected between the base of Tr4 and earth. When Tr5 is in ON state while Tr4 is in OFF state, if STr23 is turned to ON state, the parasitic capacitor between the base and collector of Tr4 is discharged via the collector-emitter path of STr23. Thereby, no current flows through Tr4 and Tr5, so that the noise from power supplies and the temperature rise of elements are prevented, and a motor can be controlled surely.

Description

【発明の詳細な説明】 くイ)産業上の利用分野 本発明は、モータの速度制御回路、特にPWM(Pu1
se Width Modulation )速度制御
を行なうモータの速度制御回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION B) Industrial Application Field The present invention is directed to motor speed control circuits, particularly PWM (Pu1
(Width Modulation) This relates to a speed control circuit for a motor that performs speed control.

(ロ)従来の技術 PWM速度制御によってモータを定速回転させる従来回
路を、第2図に基づき説明する。
(b) Prior Art A conventional circuit for rotating a motor at a constant speed using PWM speed control will be explained with reference to FIG.

第2図において、(1)(2)(3)は速度制御回路で
あり、これ等速度制御回路(1)(2)(3)の内部回
路は同一である為、前記速度制御回路(1〉の内部回路
について以下に説明する。(4)(5)は夫々第1及び
第2の出力トランジスタであり、これ等の出力トランジ
スタ(4)(5)のコレクタ・エミツタ路は、を源電圧
V。C(第1を源)が印加きれる電源端子(6)とアー
ス(第2電源)との間に直列接続されている。ここでト
ランジスタ(7)のエミッタ・コレクタは夫々前記出力
トランジスタ(4)のコレクタ・ベースに接続され、且
つ該トランジスタフ7)のベースは入力端子(8)と接
続されている為、入力信号S1が該入力端子(8)に印
加されることによって、前記出力トランジスタ(4〉及
び前記トランジスタ(7)は動作する。また前記出力ト
ランジスタ(4)のベース・エミッタ間に接続された分
流抵抗(9)は、前記トランジスタ〈7)のコレクタ出
力を分流するものであり、前記トランジスタ(7)のエ
ミッタ・コレクタ間のリーク電流によって前記出力トラ
ンジスタ〈4)が誤動作するのを防止している。一方、
前記出力トランジスタ(5)とダーリントン接続された
トランジスタ(10)のエミッタは後述の分流抵抗(1
1)を介してアースされ、且つ該トランジスタ(10)
のベースは入力端子(12)と接続されている為、入力
信号S2が該入力端子(12)に印加されることによっ
て、前記出力トランジスタ(5)及び前記トランジスタ
(10)は動作する。また前記出力トランジスタ(5〉
のベース・エミッタ間に接続された分流抵抗(11)は
、前記分流抵抗(9)と同様に、前記トランジスタ<1
0)のコレクタ・エミッタ間のリーク電流によって前記
出力トランジスタ(5)が誤動作するのを防止している
。(14)は制御トランジスタであり、該制御トランジ
スタ〈14)のコレクタ・エミツタ路が前記入力端子(
12)とアースとの間に接続され、且つ該制御トランジ
スタ<14)のベースがベース抵抗(15)を介して制
御端子(16)と接続されており、デユーティ比を可変
できる制御信号PWMが該制御端子(16)に印加され
ることによって、前記制御トランジスタ(14〉は動作
する。
In FIG. 2, (1), (2), and (3) are speed control circuits, and since the internal circuits of these speed control circuits (1), (2), and (3) are the same, the speed control circuit (1) is The internal circuit of 〉 will be explained below. (4) and (5) are the first and second output transistors, respectively, and the collector-emitter paths of these output transistors (4) and (5) are connected to the source voltage. The emitter and collector of the transistor (7) are connected in series between the power supply terminal (6) to which V.C (the first source is the source) and the ground (the second power source) are connected to the output transistor (7), respectively. 4), and the base of the transistor 7) is connected to the input terminal (8), so that when the input signal S1 is applied to the input terminal (8), the output The transistor (4) and the transistor (7) operate.The shunt resistor (9) connected between the base and emitter of the output transistor (4) shunts the collector output of the transistor (7). This prevents the output transistor (4) from malfunctioning due to leakage current between the emitter and collector of the transistor (7). on the other hand,
The emitter of the transistor (10) connected to the output transistor (5) in Darlington is connected to a shunt resistor (1), which will be described later.
1) and the transistor (10)
Since the base of is connected to the input terminal (12), the output transistor (5) and the transistor (10) operate by applying the input signal S2 to the input terminal (12). Further, the output transistor (5)
Similar to the shunt resistor (9), the shunt resistor (11) connected between the base and emitter of the transistor
This prevents the output transistor (5) from malfunctioning due to leakage current between the collector and emitter of the transistor (5). (14) is a control transistor, and the collector-emitter path of the control transistor (14) is connected to the input terminal (
12) and ground, and the base of the control transistor <14) is connected to the control terminal (16) via the base resistor (15), and a control signal PWM whose duty ratio can be varied is connected to the control transistor (14). The control transistor (14) is operated by applying the voltage to the control terminal (16).

(17)(18)(19)は、モータ内部の三相の駆動
コイルであり、これ等駆動フィル(1,7)(18)(
19)は夫々、前記速度制御回路(1)(2)(3)内
部における前記出力トランジスタ(4)(5)の接続点
と接続されている。
(17) (18) (19) are three-phase drive coils inside the motor, and these drive filters (1, 7) (18) (
19) are respectively connected to the connection points of the output transistors (4) and (5) inside the speed control circuits (1), (2), and (3).

尚、前記速度制御回路(1)(2)(3)はIC化され
るものであり、前記速度制御回路(1)(2>(3)内
部の同一素子には同一符号を付しである。
Note that the speed control circuits (1), (2), and (3) are integrated circuits, and the same elements inside the speed control circuits (1) (2>(3)) are given the same reference numerals. .

第2図において、モータを一方向に回転させるには、駆
動コイル(17)(1g)(19)に駆動電流をa。
In FIG. 2, in order to rotate the motor in one direction, a drive current is applied to the drive coils (17) (1g) (19).

b、cの矢印方向の順で繰り返し流きなければならない
。ここで駆動電流をa、b、cの各矢印方向に流す夫々
の場合において、各速度制御回路(1)(2)(3>間
の動作は一定関係を有している。そこで−例として、駆
動コイル(18)(17)に一方向の駆動電流を流す場
合の動作について、以下に説明する。
It must be flowed repeatedly in the order of arrows b and c. Here, in each case where the drive current flows in the directions of the arrows a, b, and c, the operations among the speed control circuits (1), (2), and (3) have a certain relationship.For example, The operation when a unidirectional drive current is passed through the drive coils (18) and (17) will be described below.

この場合、駆動コイル(18)(17>に一方向にのみ
駆動電流を流す為、速度制御回路(1)に印加される入
力信号S、、S、をハイレベル(以下rH」と称す)に
設定し、速度制御回路(2)に印加される入力信号St
、Stをローレベル(以下「L、と称す)に設定し、更
に速度制御回路(3)に印加される入力信号S、、S、
を夫々rH,,’L、に設定する。こうすることによっ
て、速度制御回路(1)内部の出力トランジスタ(5〉
及び速度制御回路(2)内部の出力トランジスタ(4)
のみがオンすることになり、駆動コイル(18)(17
)に一方向の駆動電流が流れることになる。ここで速度
制御回路(1)内部において、仮に制御トランジスタ(
14)が常時オフ状態であると、出力トランジスタ(5
〉が飽和状態の為、駆動コイル(1g>(17)に一方
向の駆動電流が常時流れてしまい、言い換えればモータ
を最高速回転させることになってしまい、モータを最高
速回転よりも低い回転数で定速回転させることができな
い。そこで制御信号PWMで制御トランジスタ(I4)
をオンオフすることによって、出力トランジスタ(4)
のオフ時における出力トランジスタ(5)のオン可能期
間A(一方向の駆動電流を流すのに要する時間)を断続
的にオンオフ制御し、駆動コイル(18)(17)に一
方向の駆動電流を断続的に流すことによって、モータが
最高速回転より低い回転数で定速回転できる様にしてい
る。因みに、制御信号PWMの「L4期間が長くなる様
にデユーティ比を可変すると、前記オン可能期間Aにお
いて出力トランジスタ(5)のオン期間が長くなってa
方向の駆動電流が長く流れ、これよりモータの回転数は
高くなる。一方、制御信号PWMのrH」期間が長くな
る様にデユーティ比を可変すると、前記オン可能期間A
において出力トランジスタ(5)のオン期間が短くなっ
てa方向の駆動電流が短い期間しか流れなくなり、これ
よりモータの回転数は低くなる。即ち、制御信号PWM
のデユーティ比を変えてモータの回転数を制御すること
が、PWM速度制御なのである。
In this case, in order to cause the drive current to flow in only one direction through the drive coils (18) (17>), the input signals S, , S, applied to the speed control circuit (1) are set to a high level (hereinafter referred to as "rH"). input signal St applied to the speed control circuit (2)
, St are set to low level (hereinafter referred to as "L"), and input signals S, , S, which are further applied to the speed control circuit (3).
are set to rH,,'L, respectively. By doing this, the output transistor (5) inside the speed control circuit (1)
and speed control circuit (2) internal output transistor (4)
Only the drive coils (18) and (17) are turned on.
), a unidirectional drive current will flow through it. Here, inside the speed control circuit (1), suppose that the control transistor (
14) is always off, the output transistor (5
> is in a saturated state, so a unidirectional drive current always flows through the drive coil (1g Therefore, the control transistor (I4) cannot be rotated at a constant speed using the control signal PWM.
By turning on and off the output transistor (4)
The on-off period A (the time required to flow a drive current in one direction) of the output transistor (5) when the output transistor (5) is off is intermittently controlled on and off, and the drive current in one direction is applied to the drive coils (18) and (17). The intermittent flow allows the motor to rotate at a constant speed lower than the maximum speed. Incidentally, if the duty ratio of the control signal PWM is varied so that the "L4 period" becomes longer, the on-period of the output transistor (5) becomes longer in the on-possible period A.
The driving current in this direction flows for a long time, and the rotation speed of the motor becomes higher. On the other hand, if the duty ratio is varied so that the "rH" period of the control signal PWM becomes longer, the on-possible period A
In this case, the on period of the output transistor (5) is shortened, so that the drive current in the a direction flows only for a short period of time, and the rotational speed of the motor becomes lower than this. That is, the control signal PWM
PWM speed control is to control the rotation speed of the motor by changing the duty ratio of the motor.

尚、第2図の回路は、OA機器等のモータの制御に使用
される。
The circuit shown in FIG. 2 is used to control motors of OA equipment and the like.

(ハ)発明が解決しようとする課題 しかしながら、前記従来の技術において、出力トランジ
スタ(4)のオフ時に、制御信号PWMがrH,から「
LJに立下がって出力トランジスタ(5)がオンする場
合、該出力トランジスタ(5)がオンすると同時に、出
力トランジスタ(4)のエミッタ電位はアース電位まで
下降するが、該出力トランジスタ(4)のベース1位は
該出力トランジスタ(4)のベース・コレクタ間の寄生
容量と分流抵抗(9)より生じる時定数によって直ちに
下降できない。
(c) Problems to be Solved by the Invention However, in the above-mentioned conventional technology, when the output transistor (4) is off, the control signal PWM changes from rH to "
When LJ falls and the output transistor (5) turns on, the emitter potential of the output transistor (4) falls to ground potential at the same time as the output transistor (5) turns on, but the base of the output transistor (4) The first position cannot immediately fall due to the parasitic capacitance between the base and collector of the output transistor (4) and the time constant caused by the shunt resistor (9).

従って出力トランジスタ〈5)がオンした瞬間、出力ト
ランジスタ(4)のベース・エミッタ間に該出力トラン
ジスタ(4)をオンするのに十分な1位差が生じてしま
い、出力トランジスタ(4)(5)のコレクタ・エミツ
タ路を貫通電流(大電流)が流れてしまうことになる。
Therefore, at the moment when the output transistor (5) is turned on, there is a one-order difference between the base and emitter of the output transistor (4) that is sufficient to turn on the output transistor (4) (5). ), a through current (large current) will flow through the collector-emitter path.

これより電源電圧の変動に件なって電源ライン(26)
にノイズが重畳したり、各素子の温度が上昇して各素子
の特性を十分に活かせなくなったりしてしまう問題点が
あった。
Due to fluctuations in power supply voltage, the power supply line (26)
There are problems in that noise is superimposed on the device, and the temperature of each element increases, making it impossible to make full use of the characteristics of each element.

(ニ)課題を解決するための手段 本発明は前記問題点を解決するために為されたものであ
り、第1電源と第2電源との間に直列接続された第1及
び第2の出力トランジスタと、前記第1の出力トランジ
スタのオフ時における前記第2の出力トランジスタのオ
ン期間を断続的にオンオフ制御する制御トランジスタと
を有する速度制御回路を、モータ内部の多相の各駆動フ
ィル毎に設け、前記各速度制御回路における前記第1及
び第2の出力トランジスタの接続点を前記各駆動コイル
と接続することによって、モータの速度制御を行なうモ
ータの速度制御回路において、前記制御トランジスタの
出力に基づき、前記第1の出力トランジスタがオフした
状態で前記第2の出力トランジスタがオンした時、前記
第1の出力トランジスタの入力を前記第2電源に接続す
るスイッチングトランジスタを、前記各速度制御回路毎
に備えたことを特徴とする。
(d) Means for Solving the Problems The present invention has been made to solve the above problems, and includes first and second outputs connected in series between a first power source and a second power source. A speed control circuit having a transistor and a control transistor that intermittently controls on/off the on period of the second output transistor when the first output transistor is off is provided for each multiphase drive filter inside the motor. and connecting the connection points of the first and second output transistors in each of the speed control circuits to each of the drive coils, thereby controlling the output of the control transistor in a motor speed control circuit that controls the speed of the motor. Based on this, when the second output transistor is turned on while the first output transistor is turned off, a switching transistor that connects the input of the first output transistor to the second power supply is connected to each speed control circuit. It is characterized by being prepared for.

(ホ)作用 本発明によれば、制御トランジスタの出力に基づき、第
1の出力トランジスタがオフした状態で第2の出力トラ
ンジスタがオンした時、第1の出力トランジスタの入力
を第2電源に接続するスイッチングトランジスタを、各
速度制御回路毎に設けた為、第1及び第2の出力トラン
ジスタを貫通電流が流れなくなる。
(E) Effect According to the present invention, when the first output transistor is turned off and the second output transistor is turned on based on the output of the control transistor, the input of the first output transistor is connected to the second power supply. Since a switching transistor is provided for each speed control circuit, no through current flows through the first and second output transistors.

(へ)実施例 本発明の詳細を図示の実施例により具体的に説明する。(f) Example The details of the present invention will be specifically explained with reference to illustrated embodiments.

第1図において、(20)(21)(22)はIC化さ
れる同一構成の速度制御回路であり、これ等速度制御回
路(20)(21)(22)内部における出力トランジ
スタ(4)(5)の接続点は、夫々駆動コイル(17)
(18)(19)と接続されている。尚、速度制御回路
(20)(21)(22)はワンチップのICにするこ
とも可能である。
In FIG. 1, (20), (21), and (22) are speed control circuits with the same configuration that are integrated into ICs, and the output transistors (4) ( The connection points of 5) are connected to the respective drive coils (17).
(18) and (19) are connected. Incidentally, the speed control circuits (20), (21), and (22) can also be formed into a one-chip IC.

ここで速度制御回路(20)(21)(22)の内部回
路は同一である為、速度制御回路<20)の内部回路の
みについて説明すると、(23〉はスイッチングトラン
ジスタであり、該スイッチングトランジスタ(23)の
ベースはベース抵抗(24〉を介して入力端子(12)
と接続され、該スイッチングトランジスタ(23)のコ
レクタ・エミツタ路は出力トランジスタ(4)のベース
とアースとの間に接続されている。そして入力信号S、
をrHJにした状態での制御信号PWMに応じて、前記
スイッチングトランジスタ(23)は動作する。具体的
には、入力信号S、がr H。
Here, since the internal circuits of speed control circuits (20), (21), and (22) are the same, only the internal circuit of speed control circuit <20) will be explained. (23> is a switching transistor, and the switching transistor ( The base of 23) is connected to the input terminal (12) via the base resistor (24).
The collector-emitter path of the switching transistor (23) is connected between the base of the output transistor (4) and ground. and input signal S,
The switching transistor (23) operates in response to the control signal PWM in a state in which the switching transistor (23) is set to rHJ. Specifically, the input signal S, is rH.

且つ制御信号PWMがrL」の時、前記スイッチングト
ランジスタ(23)はオンし、また入力信号S。
When the control signal PWM is rL, the switching transistor (23) is turned on, and the input signal S is turned on.

が「H」且つ制御信号PWMがrH」の時に前記スイッ
チングトランジスタ(23)はオフする。 (25)は
、前記出力トランジスタ(4)のベース・エミッタ間に
接続されたダイオードであり、カソードは前記出力トラ
ンジスタフ4)のベースと接続され、アノードは前記出
力トランジスタ(4)のエミッタと接続されている。尚
、第2図と同一素子には同一符号を付しである。
is "H" and the control signal PWM is "rH", the switching transistor (23) is turned off. (25) is a diode connected between the base and emitter of the output transistor (4), its cathode is connected to the base of the output transistor (4), and its anode is connected to the emitter of the output transistor (4). has been done. Note that the same elements as in FIG. 2 are given the same reference numerals.

以下、第2図の説明と同様に、駆動コイル(18)(1
7)にa方向の駆動電流を流す時のみについて説明する
。つまり速度制御回路(20)内部において、入力信号
S、、S、がr H、の為、出力トランジスタ(4)は
オフ、出力トランジスタ(5)は制御信号PWMに応じ
てオンオフ制御される状態にある。
Hereinafter, similar to the explanation of FIG. 2, the drive coil (18) (1
7), only the case where the drive current in the a direction is caused to flow will be explained. In other words, inside the speed control circuit (20), since the input signals S, , S, are rH, the output transistor (4) is turned off, and the output transistor (5) is controlled on and off according to the control signal PWM. be.

ここで制御信号PWMがr HJからrL、に立下がり
、制御トランジスタ(14)のオフに伴なって出力トラ
ンジスタ(5)がオンした場合、該出力トランジスタ(
5)のオンと同時に、出力トランジスタ(4)のエミッ
タ電位はアース電位まで下降することになる。ところが
、制御信号PWMがr H。
Here, when the control signal PWM falls from rHJ to rL and the output transistor (5) turns on as the control transistor (14) turns off, the output transistor (
At the same time as transistor 5) turns on, the emitter potential of output transistor (4) drops to ground potential. However, the control signal PWM is rH.

から「L、に立下がると、制御トランジスタ(14)の
オフにイキなってスイッチングトランジスタ(23)が
オンする為、出力トランジスタ(4)のベース・フレフ
タ間の寄生容量はスイッチングトランジスタ(23)の
コレクタ・エミツタ路を介してディスチャージされるこ
とになる。従って、制御信号PWMが立下がって出力ト
ランジスタ(5)がオンしても、出力トランジスタ(4
)のベース・エミッタ間には該出力トランジスタ(4)
をオンさせるだけの電位差は生じなくなり、出力トラン
ジスタ(4)(5)のコレクタ・エミツタ路を貫通電流
は流れなくなる。これより、電源ライン(26)にノイ
ズが重畳せず、且つICの内部温度の上昇を防止でき、
モータの正確な速度制御が可能となる。
When the voltage falls from "L" to "L", the control transistor (14) turns off and the switching transistor (23) turns on, so the parasitic capacitance between the base and the flipter of the output transistor (4) becomes Therefore, even if the control signal PWM falls and the output transistor (5) is turned on, the output transistor (4) is discharged via the collector-emitter path.
) between the base and emitter of the output transistor (4).
A potential difference sufficient to turn on no longer occurs, and no through current flows through the collector-emitter paths of the output transistors (4) and (5). This prevents noise from being superimposed on the power supply line (26) and prevents the internal temperature of the IC from rising.
Accurate speed control of the motor becomes possible.

また制御信号PWMが「L」からV H、に立上がり、
制御トランジスタ<14)のオンに伴なって出力トラン
ジスタ(5)がオフした場合、該出力トランジスタ(5
)のオフによって、駆動コイル(18)(17)にa方
向の駆動電流を流すための経路がなくなってしまい、出
力トランジスタ(4)のベース電位及びエミッタ1位が
上昇することになる。ところが、出力トランジスタ(4
)のベース・コしフタ間の寄生容量と分流抵抗(9)の
抵抗値とで生じる時定数によって、出力トランジスタ(
4)のベース電位はエミッタ電位よりも上昇速度が遅い
為、出力トランジスタ(4)に逆バイアスがかかり、出
力トランジスタ(4)を破壊してしまう恐れがある。
Also, the control signal PWM rises from "L" to VH,
When the output transistor (5) turns off as the control transistor <14) turns on, the output transistor (5)
) is turned off, there is no path for passing the drive current in the a direction to the drive coils (18) and (17), and the base potential and emitter 1 of the output transistor (4) rise. However, the output transistor (4
) and the resistance value of the shunt resistor (9), the output transistor (
Since the base potential of 4) rises at a slower rate than the emitter potential, a reverse bias is applied to the output transistor (4), which may destroy the output transistor (4).

そこで本実施例に示す様に、出力トランジスタ(4)の
ベース・エミッタ間にはダイオード(25)が設けられ
ており、このダイオード(25)の順方向電圧によって
、出力トランジスタ(4〉のベース電位が、前記寄生容
量と分流抵抗(9)の抵抗値とで生じる時定数よりも速
く上昇する様にし、出力トランジスタ(4)の破壊を防
止している。尚、出力トランジスタ(4)を破壊しない
程度の逆バイアスが該出力トランジスタ(4)に与えら
れる様に、直列接続されるダイオード(25)の数は選
択されている。
Therefore, as shown in this embodiment, a diode (25) is provided between the base and emitter of the output transistor (4), and the forward voltage of this diode (25) changes the base potential of the output transistor (4). is made to rise faster than the time constant caused by the parasitic capacitance and the resistance value of the shunt resistor (9), thereby preventing the output transistor (4) from being destroyed.It should be noted that the output transistor (4) is not destroyed. The number of diodes (25) connected in series is selected such that a degree of reverse bias is applied to the output transistor (4).

更に制御信号PWMがrHlから「L、に立下がり、制
御トランジスタ(14)のオフに伴なって出力トランジ
スタ(5〉がオンする前述の場合、素子の特性上、出力
トランジスタ(5)よりもスイッチングトランジスタ(
23)の方が僅かに早くオンする為、この場合も出力ト
ランジスタ(4)には逆バイアスが与えられるが、ダイ
オード(25)によって出力トランジスタ(4)の破壊
は防止されることになる。
Furthermore, in the above case where the control signal PWM falls from rHl to "L" and the output transistor (5> is turned on as the control transistor (14) turns off), due to the characteristics of the element, the switching Transistor (
Since the output transistor (23) turns on slightly earlier, a reverse bias is applied to the output transistor (4) in this case as well, but the output transistor (4) is prevented from being destroyed by the diode (25).

以上より、制御信号PWMの立下がり時においても貫通
電流は流れず、また制御信号PWMの立上がり及び立下
がり時においても出力トランジスタ(4)の破壊は防止
され、モータを確実に速度制御できることになる。
From the above, no through current flows even when the control signal PWM falls, and destruction of the output transistor (4) is prevented even when the control signal PWM rises and falls, making it possible to reliably control the speed of the motor. .

(ト)発明の効果 本発明によれば、制御トランジスタの出力に基づき、第
1の出力トランジスタがオフした状態で第2の出力トラ
ンジスタがオンした時、第1の出力トランジスタの入力
を第2電源に接続する様にした為、第1及び第2の出力
トランジスタを貫通′¥E流が流れなくなり、これより
電源ノイズの重畳や素子温度の上昇を防止でき、モータ
を確実に速度制御できる等の利点が得られる。
(G) Effects of the Invention According to the present invention, when the first output transistor is turned off and the second output transistor is turned on based on the output of the control transistor, the input of the first output transistor is connected to the second power supply. Because the current is connected to Benefits can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のモータの速度制御回路を示す回路図、
第2図は従来の回路を示す回路図である。 (4)(5)・・・出力トランジスタ、 (14)・・
・制御トランジスタ、 (17)(18)(19)・・
・駆動コイル、 (20〉(21)(22)・・・速度
制御回路、 (23)・・・スイッチングトランジスタ
、 (25)・・・ダイオード。
FIG. 1 is a circuit diagram showing the speed control circuit of the motor of the present invention;
FIG. 2 is a circuit diagram showing a conventional circuit. (4)(5)...Output transistor, (14)...
・Control transistor, (17)(18)(19)...
- Drive coil, (20> (21) (22)... speed control circuit, (23)... switching transistor, (25)... diode.

Claims (2)

【特許請求の範囲】[Claims] (1)第1電源と第2電源との間に直列接続された第1
及び第2の出力トランジスタと、前記第1の出力トラン
ジスタのオフ時における前記第2の出力トランジスタの
オン期間を断続的にオンオフ制御する制御トランジスタ
とを有する速度制御回路を、モータ内部の多相の各駆動
コイル毎に設け、前記各速度制御回路における前記第1
及び第2の出力トランジスタの接続点を前記各駆動コイ
ルと接続することによって、モータの速度制御を行なう
モータの速度制御回路において、 前記制御トランジスタの出力に基づき、前記第1の出力
トランジスタがオフした状態で前記第2の出力トランジ
スタがオンした時、前記第1の出力トランジスタの入力
を前記第2電源に接続するスイッチングトランジスタを
、 前記各速度制御回路毎に備えたことを特徴とするモータ
の速度制御回路。
(1) The first power supply connected in series between the first power supply and the second power supply
and a speed control circuit having a second output transistor and a control transistor that intermittently controls on/off the on period of the second output transistor when the first output transistor is off. provided for each drive coil, and the first
and a motor speed control circuit that controls the speed of the motor by connecting a connection point of a second output transistor to each of the drive coils, wherein the first output transistor is turned off based on the output of the control transistor. The speed of the motor is characterized in that each of the speed control circuits is provided with a switching transistor that connects the input of the first output transistor to the second power supply when the second output transistor is turned on in the state. control circuit.
(2)前記各速度制御回路において、前記第1及び第2
の出力トランジスタの接続点と前記第1の出力トランジ
スタの入力との間にダイオードを接続したことを特徴と
する請求項(1)記載のモータの速度制御回路。
(2) In each of the speed control circuits, the first and second
2. The motor speed control circuit according to claim 1, further comprising a diode connected between a connection point of said output transistor and an input of said first output transistor.
JP1144976A 1989-06-06 1989-06-06 Motor speed control circuit Expired - Lifetime JP2834773B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1144976A JP2834773B2 (en) 1989-06-06 1989-06-06 Motor speed control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1144976A JP2834773B2 (en) 1989-06-06 1989-06-06 Motor speed control circuit

Publications (2)

Publication Number Publication Date
JPH0311996A true JPH0311996A (en) 1991-01-21
JP2834773B2 JP2834773B2 (en) 1998-12-14

Family

ID=15374581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1144976A Expired - Lifetime JP2834773B2 (en) 1989-06-06 1989-06-06 Motor speed control circuit

Country Status (1)

Country Link
JP (1) JP2834773B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114973A (en) * 1991-10-21 1993-05-07 Mitsubishi Electric Corp Image reader

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114973A (en) * 1991-10-21 1993-05-07 Mitsubishi Electric Corp Image reader

Also Published As

Publication number Publication date
JP2834773B2 (en) 1998-12-14

Similar Documents

Publication Publication Date Title
JPH09205789A (en) Motor driver
KR100331008B1 (en) A stepping motor drive device having a small time constant regeneration current path
JPH0311996A (en) Speed control circuit of motor
US5541487A (en) Driving circuit for stepping motor
JP2750788B2 (en) Motor control circuit and motor control device
JP2803354B2 (en) Motor drive integrated circuit
JP2003527023A (en) Electronic circuit having a digital driver for driving a capacitive load
JPH04157813A (en) High-side switch driving circuit
JP2008016365A (en) Discharge tube lighting device
JP3276734B2 (en) Motor drive circuit
JP2898140B2 (en) Transistor bridge circuit
JPS649837B2 (en)
JPH0470118A (en) transistor control circuit
JP2522054B2 (en) Semiconductor device
JPH0758896B2 (en) Monolithic integrated control circuit
JPH11150978A (en) Control device for dc brushless motor
JPH0475494A (en) Motor speed control circuit
JP2982416B2 (en) Speed detection circuit
JPS6222484B2 (en)
JP2549707B2 (en) Switch driver
JP3581472B2 (en) Pulse signal generation circuit
JPH0683045B2 (en) Switching amplifier
JPH0216293Y2 (en)
JPH01117685A (en) Integrated-circuit motor speed controller/driver circuit
JPH082196B2 (en) Motor drive

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11