[go: up one dir, main page]

JPH0310926B2 - - Google Patents

Info

Publication number
JPH0310926B2
JPH0310926B2 JP57083415A JP8341582A JPH0310926B2 JP H0310926 B2 JPH0310926 B2 JP H0310926B2 JP 57083415 A JP57083415 A JP 57083415A JP 8341582 A JP8341582 A JP 8341582A JP H0310926 B2 JPH0310926 B2 JP H0310926B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
insulating
liquid crystal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57083415A
Other languages
Japanese (ja)
Other versions
JPS58199383A (en
Inventor
Kyohiro Kawasaki
Sadakichi Hotsuta
Seiichi Nagata
Hiroki Saito
Shigenobu Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57083415A priority Critical patent/JPS58199383A/en
Publication of JPS58199383A publication Critical patent/JPS58199383A/en
Publication of JPH0310926B2 publication Critical patent/JPH0310926B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路と液晶を組み合せるこ
とによつて構成される画像表示装置に関するもの
であり、絵素の高密度化に伴なつて発生する製造
上の障害を除去することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display device constructed by combining a semiconductor integrated circuit and a liquid crystal. The purpose is to remove.

フラツトデイスプレイを構成する手段の一つに
半導体スイツチと光学素子よりなる単位絵素を2
次元のマトリクスに配列する方法がある。第1図
はその等価回路を示し、1はMOSトランジスタ、
2は液晶セル、3は走査信号線、4は映像信号線
である。MOSトランジスタは単結晶、多結晶お
よび非晶質シリコンのいずれを用いても集積化で
きるが、ここでは低価格化と大面積化が比較的容
易と言われている非晶質シリコンを用いた場合に
ついて文献より引用して説明する。
One of the means to construct a flat display is to use two unit picture elements consisting of semiconductor switches and optical elements.
There is a way to arrange them into a matrix of dimensions. Figure 1 shows its equivalent circuit, where 1 is a MOS transistor;
2 is a liquid crystal cell, 3 is a scanning signal line, and 4 is a video signal line. MOS transistors can be integrated using single-crystal, polycrystalline, or amorphous silicon, but here we will use amorphous silicon, which is said to be relatively easy to reduce cost and increase in area. This is explained by quoting from the literature.

たとえば、Applied Physics24巻357〜362ペー
ジ(1981年)に示された単位絵素の平面図と断面
図を第2図と第3図に示し、その製作プロセスは
次に述べる通りである。
For example, a plan view and a sectional view of a unit picture element shown in Applied Physics Vol. 24, pages 357-362 (1981) are shown in FIGS. 2 and 3, and the manufacturing process thereof is as described below.

まず第1の絶縁性基板、例えばガラス板11上
に透明導電膜、例えばITO(Indium−Tin−
Oxide)よりなる透明電極12を選択的に被着形
成する。ついでゲート電極と走査信号線を兼ねる
第1の金属層13を選択的に被着形成する。前記
文献ではクロム(Cr)が使用されているがモリ
ブデン(Mo)でも差支えない。ついで全面に透
明性絶縁膜例えば窒化シリコン(Si3N4)膜14
を被着し、さらに非晶質シリコン膜を被着してゲ
ート金属層13上に選択的に残して島状15とす
る。ひきつづき窒化シリコン膜14に例えば弗酸
系の食刻液を用いて選択的に開口部16を形成し
て透明電極12の一部を露出する。このとき図示
はしないが集積回路の端部では金属層13上に開
口部が形成される。最後に映像信号線4とMOS
トランジスタのソースまたはドレインを兼ねる第
2の金属層17とMOSトランジスタのドレイン
またはソースと透明電極12を接続する第2の金
属層18が選択的に被着形成される。第2の金属
層18には一般的なアルミニムA1が使用されて
おり、前述した開口部を通して走査信号線の取り
出し電極も同時に形成される。第2の金属層1
7,18はMOSトランジスタのソース・ドレイ
ン電極も兼ねるので、オフセツトゲームとならぬ
ようゲート金属層13とは一部重なり合うように
配置されている。
First, a transparent conductive film, such as ITO (Indium-Tin-
A transparent electrode 12 made of oxide) is selectively deposited. Next, a first metal layer 13 serving as a gate electrode and a scanning signal line is selectively deposited. Although chromium (Cr) is used in the above document, molybdenum (Mo) may also be used. Then, a transparent insulating film, for example, a silicon nitride (Si 3 N 4 ) film 14 is applied to the entire surface.
Then, an amorphous silicon film is deposited and left selectively on the gate metal layer 13 to form an island shape 15. Subsequently, an opening 16 is selectively formed in the silicon nitride film 14 using, for example, a hydrofluoric acid-based etching solution to expose a portion of the transparent electrode 12. At this time, although not shown, an opening is formed on the metal layer 13 at the end of the integrated circuit. Finally, video signal line 4 and MOS
A second metal layer 17 that also serves as the source or drain of the transistor and a second metal layer 18 that connects the drain or source of the MOS transistor and the transparent electrode 12 are selectively deposited. General aluminum A1 is used for the second metal layer 18, and the lead-out electrodes for the scanning signal lines are also formed at the same time through the above-mentioned openings. second metal layer 1
Since 7 and 18 also serve as the source and drain electrodes of the MOS transistor, they are arranged so as to partially overlap with the gate metal layer 13 to prevent an offset game.

さて上述した非晶質シリコンの集積回路と一主
面上に第2の透明電極19を被着されたガラス板
20との間に液晶21を充填することにより画像
表示装置が構成される。液晶21に相転移型の
TN(ツイスト・ネマチツク)を用いる場合には
上下2枚の偏光板が必要であるが、吸収型のGH
(ゲスト・ホスト)を用いる場合には偏光板は不
要である。
Now, an image display device is constructed by filling liquid crystal 21 between the above-described amorphous silicon integrated circuit and a glass plate 20 having a second transparent electrode 19 deposited on one principal surface. The liquid crystal 21 has a phase transition type
When using TN (twisted nematic), two polarizing plates are required, upper and lower, but absorption type GH
(guest-host), a polarizing plate is not required.

製作プロセスの概略は上記した通りであるが、
本発明者らが詳細に検討したところ開口部16の
形成にいくつかの問題があることが分つた。開口
部の形成には感光性樹脂を用いるわけであが第3
図からも明らかなように透明電極12を一部露出
するための開口部16の形成では感光性樹脂の下
地は窒化シリコン膜14と透明電極12である。
一方、図示はしないが集積回路の周辺でゲート金
属層13を一部露出するための開口部の形成では
感光性樹脂の下地は窒化シリコン膜14とゲート
金属層13である。したがつてマスク寸法通りの
転写精度を得るための露光量は当然異なる。この
結果、ネガ型レジストを用いた場合には露光不足
によるピンホールを防ぐために必ずいずれか一方
の開口部は指定寸法より小さくなる。またポジ型
レジストを用いた場合には、いずれか一方の開口
部を指定寸法通りにしようとすると残りの一方は
指定寸法より小さくなるか、あるいは大きくなる
ことになる。このことは画像表示装置を小型化ま
たは高密度化しようとして単位絵素を小さくした
場合には当然開口部の寸法も小さくなるので重大
な障害となる。ゲート金属層13の材質によつて
反射係数が異なるのでいちがいには決まらない
が、開口部の最小寸法が10μm以下の場合には極
めて厳しい状況となる。
The outline of the production process is as described above,
Upon detailed study by the present inventors, it was found that there were several problems in the formation of the opening 16. Photosensitive resin is used to form the openings, which is why the third
As is clear from the figure, when forming the opening 16 for partially exposing the transparent electrode 12, the silicon nitride film 14 and the transparent electrode 12 are used as the base of the photosensitive resin.
On the other hand, although not shown in the drawings, when forming an opening for partially exposing the gate metal layer 13 around the integrated circuit, the silicon nitride film 14 and the gate metal layer 13 are used as the base of the photosensitive resin. Therefore, the amount of exposure required to obtain transfer accuracy according to the mask dimensions naturally differs. As a result, when a negative resist is used, one of the openings is always smaller than the specified size in order to prevent pinholes due to insufficient exposure. Furthermore, when a positive resist is used, if one of the openings is made to have the specified dimensions, the other opening will become smaller or larger than the specified dimensions. This becomes a serious problem because when the unit picture element is made smaller in an attempt to downsize or increase the density of the image display device, the size of the aperture also becomes smaller. The reflection coefficient varies depending on the material of the gate metal layer 13, so it cannot be determined exactly, but if the minimum dimension of the opening is 10 μm or less, the situation becomes extremely severe.

窒化シリコン膜14に開口部を形成するために
用いた感光性樹脂の除去に関しても細心の注意が
必要である。ITO12は金属酸化物なので酸にも
アルカリにも簡単に溶けてしまう。例えば感光性
樹脂の除去によく使用される発煙硝酸を用いた場
合にはITO12の導電性が損なわれるのみなら
ず、MoやCrのゲート金属層まで消失してしま
う。従最も安全な方法は酸素ガスプラズマによる
感光性樹脂の除去であるが、感光性樹脂中の異物
や不燃物までは除去できずウエーハスクラバーに
よる表面処理などの後処理工程が必要である。ま
た酸素ガスプラズマによる除去は装置にもよるが
処理時間が30〜60分と化学薬品による処理の10倍
近く必要で効率的ではない。
Careful attention must also be paid to the removal of the photosensitive resin used to form the openings in the silicon nitride film 14. Since ITO12 is a metal oxide, it easily dissolves in both acids and alkalis. For example, if fuming nitric acid, which is often used to remove photosensitive resin, is used, not only the conductivity of the ITO 12 is impaired, but also the gate metal layer of Mo or Cr is lost. The safest method is to remove the photosensitive resin using oxygen gas plasma, but it cannot remove foreign substances and inflammable substances in the photosensitive resin and requires a post-treatment process such as surface treatment using a wafer scrubber. Furthermore, removal using oxygen gas plasma is not efficient as it takes 30 to 60 minutes depending on the equipment, which is approximately 10 times longer than processing using chemicals.

本発明は上記した問題点に鑑みなされたもの
で、その要点はゲート電極形成時に透明電極上に
一部金属層を残すことにあり、第4図とともに本
発明の実施例について説明する。第4図におい
て、第3図と同一のものには同一番号を付す。
The present invention has been developed in view of the above-mentioned problems, and its key point is to leave a portion of the metal layer on the transparent electrode when forming the gate electrode.An embodiment of the present invention will be described with reference to FIG. 4. In FIG. 4, the same parts as in FIG. 3 are given the same numbers.

透明電極12の形成後、ゲート金属層13の形
成時に透明電極12上にも金属層13の一部の金
属層13′を残しておき、金属層13′上の窒化シ
リコン膜14に開口部16を設け透明電極12と
ソースまたはドレイン配線18を金属層13′を
介して接続することが本発明の特徴である。
After forming the transparent electrode 12, a part of the metal layer 13' of the metal layer 13 is left on the transparent electrode 12 when forming the gate metal layer 13, and an opening 16 is formed in the silicon nitride film 14 on the metal layer 13'. A feature of the present invention is that the transparent electrode 12 and the source or drain wiring 18 are connected via a metal layer 13'.

以上の説明からも明らかなように透明電極12
への接続に必要な開口部と、ゲート金属配線13
への接続に必要な開口部はともに感光性樹脂の下
地が同じ構成となるため露出指数は同一となり、
2つの開口部の転写精度は従来の例に比べて著し
く向上する。また感光性樹脂の除去に際しても例
えばゲート金属配線材がMoであれば弱アルカリ
系のJ−100とか、あるいはMoSi2であれば強酸
系の熱硫酸などの強力な除去薬品を用いることが
可能となつて処理時間が短縮される。さらに、ゲ
ート絶縁膜である窒化シリコン膜14の食刻時に
過食刻によつて透明電極の電極性が減少しソース
またはドレイン配線とのコンタクト抵抗が増大す
るといつたトラブルは階無となるなど数多くの優
れた効果が得られる。
As is clear from the above explanation, the transparent electrode 12
The opening necessary for connection to the gate metal wiring 13
Since the openings required for connection to both have the same photosensitive resin base, the exposure index is the same.
The transfer accuracy of the two openings is significantly improved compared to the conventional example. Also, when removing photosensitive resin, it is possible to use strong removal chemicals such as J-100, a weak alkali, if the gate metal wiring material is Mo, or hot sulfuric acid, a strong acid, if the material is MoSi2 . As a result, processing time is shortened. Furthermore, during etching of the silicon nitride film 14, which is the gate insulating film, there are many problems such as over-etching, which reduces the polarity of the transparent electrode and increases the contact resistance with the source or drain wiring. Excellent effects can be obtained.

第5図は本発明の他の実施例の等価回路を示
す。この構成は第4図においてガラス板11の代
りに一主面上に透明導電層または金属層と透明絶
縁層を被着されたガラス板を用いることによつて
得られ、ガラス板上の透明導電層または金属層と
透明電極12が透明絶縁層を介して形成する容量
を補助容量5として用いるものである。補助容量
5を液晶セル2の容量の10倍以上に設定するのは
極めて容易で、この結果液晶の応答速度を速める
ために液晶の導電率を上げることも可能となり、
またMOSトランジスタ1のOFF時のリーク電流
が補助容量5がなくても動作する場合の10倍程大
きくなつても差し支えないため非晶質シリコンへ
の膜質の制約が緩くなる。さらにゲートとソース
またはドレイン間の重なり容量によるソースまた
はドレイン電位のゲートパルスの存在に伴なう変
動が抑制されるので第2図に示したように自己整
合型でない非晶質シリコンMOSトランジスタに
とつては極めて有効である。補助容量5の一電極
に金属層を用い液晶をDSM型とすれば上記した
特長を有する反射型液晶画像表示装置が得られる
ことは言うまでもない。
FIG. 5 shows an equivalent circuit of another embodiment of the invention. This structure is obtained by using a glass plate having a transparent conductive layer or a metal layer and a transparent insulating layer deposited on one principal surface in place of the glass plate 11 in FIG. The capacitance formed by the layer or metal layer and the transparent electrode 12 via the transparent insulating layer is used as the auxiliary capacitor 5. It is extremely easy to set the auxiliary capacitor 5 to 10 times or more the capacitance of the liquid crystal cell 2, and as a result, it is possible to increase the conductivity of the liquid crystal in order to increase the response speed of the liquid crystal.
In addition, there is no problem even if the leakage current when the MOS transistor 1 is turned off is about 10 times larger than when the MOS transistor 1 operates without the auxiliary capacitor 5, so the restrictions on the film quality of the amorphous silicon are relaxed. Furthermore, the overlapping capacitance between the gate and the source or drain suppresses fluctuations in the source or drain potential due to the presence of a gate pulse, making it suitable for non-self-aligned amorphous silicon MOS transistors as shown in Figure 2. It is extremely effective. It goes without saying that if a metal layer is used for one electrode of the auxiliary capacitor 5 and the liquid crystal is of the DSM type, a reflective liquid crystal image display device having the above-mentioned features can be obtained.

なお、6は共通透明電極19で本発明において
は例えば6Vと固定し、映像信号を0〜6Vと6〜
12Vで極性反転することにより液晶セル2は交流
駆動するように配慮される。
In addition, 6 is a common transparent electrode 19, which is fixed at 6V in the present invention, and the video signal is connected to 0 to 6V and 6 to 6V.
By inverting the polarity at 12V, the liquid crystal cell 2 is designed to be AC driven.

以上のように、本発明は高精度に開口部を不都
合なく形成することができ、高密度、高性能な液
晶画像表示装置の実現に大きく寄与するものであ
る。
As described above, the present invention allows openings to be formed with high precision and without any inconvenience, and greatly contributes to the realization of a high-density, high-performance liquid crystal image display device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の液晶画像表示装置の等価回路
図、第2図、第3図は第1図の装置の要部概略平
面図、要部断面図、第4図は本発明の一実施例に
かかる液晶画像表示装置の要部断面図、第5図は
本発明の他の実施例にかかる同表示装置の等価回
路図である。 1……MOSトランジスタ、2……液晶セル、
3……走査信号線、4……映像信号線、5……補
助容量、11……絶縁性透明基板、12……透明
電極、13……ゲート、14……ゲート絶縁膜、
14……窒化シリコン膜、15……非晶質シリコ
ン層、16……開口部、17,18……ソース・
ドレイン配線。
FIG. 1 is an equivalent circuit diagram of a conventional liquid crystal image display device, FIGS. 2 and 3 are a schematic plan view and a sectional view of essential parts of the device shown in FIG. 1, and FIG. 4 is an embodiment of the present invention. FIG. 5 is an equivalent circuit diagram of the same display device according to another embodiment of the present invention. 1...MOS transistor, 2...liquid crystal cell,
3...Scanning signal line, 4...Video signal line, 5...Auxiliary capacitor, 11...Insulating transparent substrate, 12...Transparent electrode, 13...Gate, 14...Gate insulating film,
14...Silicon nitride film, 15...Amorphous silicon layer, 16...Opening, 17, 18...Source
drain wiring.

Claims (1)

【特許請求の範囲】 1 第1の絶縁性透明基板上に第1の透明導電層
が選択的に被着形成され、前記第1の透明導電層
および前記第1の絶縁性透明基板上に同じ材質よ
りなる第1および第2の金属層が選択的に被着形
成され、前記第1の金属層上には絶縁層を介して
半導体装置用の島状の非晶質シリコン層が選択的
に被着形成され、前記第2の金属層上の絶縁層に
は開口部が形成され、前記非晶質シリコン層上で
前記第1の金属層の一部と重なり合うように選択
的に被着形成された第3の金属層の一部が前記開
口部を介して前記第2の金属層と接触し、一主面
上に第2の透明導電層の被着された第2の絶縁性
透明基板と前記半導体装置との間に液晶が充填さ
れてなることを特徴とする液晶画像表示装置。 2 一主面上に透明導電層または金属層と透明絶
縁層が被着された絶縁性透明基板を、第1の絶縁
性透明基板とすることを特徴とする特許請求の範
囲第1項に記載の液晶画像表示装置。 3 第1および第2の金属層がモリブデンまたは
モリブデンシリサイドであることを特徴とする特
許請求の範囲第1項に記載の液晶画像表示装置。
[Claims] 1. A first transparent conductive layer is selectively deposited on a first insulating transparent substrate, and the same layer is formed on the first transparent conductive layer and the first insulating transparent substrate. First and second metal layers made of the same material are selectively deposited, and an island-shaped amorphous silicon layer for a semiconductor device is selectively formed on the first metal layer with an insulating layer interposed therebetween. an opening is formed in the insulating layer on the second metal layer, and the insulating layer is selectively deposited on the amorphous silicon layer so as to overlap a part of the first metal layer. a second insulating transparent substrate on which a part of the third metal layer made of metal is in contact with the second metal layer through the opening, and a second transparent conductive layer is deposited on one main surface; A liquid crystal image display device, characterized in that a liquid crystal is filled between the semiconductor device and the semiconductor device. 2. Claim 1, characterized in that the first insulating transparent substrate is an insulating transparent substrate having a transparent conductive layer or a metal layer and a transparent insulating layer deposited on one principal surface. LCD image display device. 3. The liquid crystal image display device according to claim 1, wherein the first and second metal layers are molybdenum or molybdenum silicide.
JP57083415A 1982-05-17 1982-05-17 Liquid crystal image display Granted JPS58199383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57083415A JPS58199383A (en) 1982-05-17 1982-05-17 Liquid crystal image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57083415A JPS58199383A (en) 1982-05-17 1982-05-17 Liquid crystal image display

Publications (2)

Publication Number Publication Date
JPS58199383A JPS58199383A (en) 1983-11-19
JPH0310926B2 true JPH0310926B2 (en) 1991-02-14

Family

ID=13801800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57083415A Granted JPS58199383A (en) 1982-05-17 1982-05-17 Liquid crystal image display

Country Status (1)

Country Link
JP (1) JPS58199383A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61282821A (en) * 1985-06-07 1986-12-13 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP2604386B2 (en) * 1987-09-09 1997-04-30 カシオ計算機株式会社 Thin film transistor panel
JP2607147B2 (en) * 1989-06-12 1997-05-07 松下電子工業株式会社 Image display device and method of manufacturing the same

Also Published As

Publication number Publication date
JPS58199383A (en) 1983-11-19

Similar Documents

Publication Publication Date Title
US7522224B2 (en) Array substrate of liquid crystal display and fabricating method thereof
CN100421020C (en) Liquid crystal display device and manufacturing method thereof
KR910009040B1 (en) Method of manufacturing an amphorous-silicon thin film transistor
US6717631B2 (en) Array substrate for use in LCD device
JPS62171160A (en) thin film transistor
JP3053848B2 (en) Active matrix substrate
KR20050067934A (en) Method for forming metal line and method for manufacturing liquid crystal display device using the same
US6721026B2 (en) Structure of in-plane switching mode LCD with improved aperture ratio of pixel region and process for producing same
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
TWI252955B (en) Array substrate of liquid crystal display device and manufacturing method thereof
JP2000214481A (en) Liquid crystal display device and its production
US20020038893A1 (en) Thin film transistor flat display
JP2678044B2 (en) Active matrix substrate manufacturing method
TW578240B (en) Contact portion of semiconductor device and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
JPH0535433B2 (en)
US5966589A (en) Method of fabricating thin film transistor array
JPH0310926B2 (en)
JPH0376589B2 (en)
JPH1010525A (en) Reflection type substrate, its manufacture and reflection type liquid crystal display device
JPH02170135A (en) Thin-film field effect type transistor element array
JPH05216067A (en) Thin-film transistor array
JPH06101478B2 (en) Thin film transistor and manufacturing method thereof
JP2978176B2 (en) Method for manufacturing active matrix substrate and method for manufacturing display device
KR101346861B1 (en) Liquid crystal display device and method of fabricating the same
JP2573558B2 (en) Semiconductor device and manufacturing method thereof