[go: up one dir, main page]

JPH03105961A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03105961A
JPH03105961A JP1244186A JP24418689A JPH03105961A JP H03105961 A JPH03105961 A JP H03105961A JP 1244186 A JP1244186 A JP 1244186A JP 24418689 A JP24418689 A JP 24418689A JP H03105961 A JPH03105961 A JP H03105961A
Authority
JP
Japan
Prior art keywords
insulating layer
leads
resin
inner leads
outer leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1244186A
Other languages
English (en)
Inventor
Kojiro Shibuya
渋谷　幸二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1244186A priority Critical patent/JPH03105961A/ja
Publication of JPH03105961A publication Critical patent/JPH03105961A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に、配線パ
ターンが形成されたフィルム状の基板に半導体素子を搭
載し、半導体素子と配線パターンを電気的に接続して成
る表面実装型の樹脂封止型半導体装置に関する。
〔従来の技術〕
従来の樹脂封止型半導体装置においては、第５図に示す
ように、板厚が約０．１５ｍｍのリードフレームに形成
されるダイバッド１４上に半導体素子１を搭載し、半導
体素子１の電極パッドとダイパッド１４の周囲に配置さ
れる複数の内部りードｌ３とを金属細線２で接続し、半
導体素子ｌの周囲を樹脂封止部１１で覆っていた。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置は、板厚が約０．
１５ｍｍのリードフレームを用いているため、金属細線
の接続部である内部リードの先端ピッチを約０．２〜０
．２２ｍｍに加工するのが限界であった。そのため、電
極パッドピッチを縮小し、全体が小型化された半導体素
子を搭載できず、市場ニーズのパッケージの小型化，多
ピン化に対応できないという欠点があった。
〔課題を解決するための手段〕
本発明の樹脂封止型半導体装置は、半導体素子を搭載す
るフィルム状の基板を具備し、樹脂封止部が前記基板上
面にのみ形成されたことを特徴とする。また、樹脂封止
部の周囲には、上面が絶縁層で固着された外部リードが
、ストレートあるいは下側に傾いて導出されている。
〔実施例〕
次に本発明を図面を用いて詳細に説明する。第１図，第
２図は、本発明の第１の実施例を示し、第１図は最終構
造を示す断面図、第２図は、樹脂封止前の状態を示す平
面図である。第１図，第２図において、フィルム状の基
板９は、内部リード８，外部リード５及びダイパッド７
を含む配線パターンと、絶縁層ａ４と絶縁層ｂ６で構成
されている。ダイパッド７の周囲に配置される内部りー
ド８は、外部リード５へ延長され、外部リード５は樹脂
封止部３の各辺に垂直になるように同ピッチで導出され
ている。内部リード８の先端部を除く上面と外部リード
上面一体には絶縁層ａ４が、また内部リード８の側面お
よび下面には、樹脂封止部３とほぼ同外形の絶縁層ｂ６
が固着形成されている。ダイパッド７の上面には半導体
素子１が固着され、半導体素子１の電極パッドと内部り
一ド８先端間は金属細線２で接続され、外部リード５を
除いた基板９の上面を樹脂封止部３で覆っている。内部
リード８及び外部リード５の配線パターンには約３５μ
ｍの薄い銅箔が用いられているため、内部リード８の先
端ピッチは０，１６〜０．１８ｍｍの微細エッチング加
工が可能である。また絶縁層ａ４と絶縁層ｂ６には厚さ
が約２５μｍのポリイミド等の絶縁材料が用いられてい
る。樹脂封止部３の各辺から導出した外部りード５の上
面を絶縁層ａ４で固定しているため、外部リード５の外
力による変形はない。また、外部に露出する外部リード
５の下面および測面は、プリント板等への実装を容易に
するため、半田メッキ等が施されて、さらに外部リード
５は樹脂封止部３の上面に平行あるいは、実装をさらに
よくするため外部リード５の先端がやや下側に傾くよう
に導出されている。
次に基板９の製造工程から半導体素子１の主な組立工程
の一実施例を第３図を用い工程順に説明する。第３図に
おいて、第３図（ａ）は銅箔１０上に絶縁層ａ４をコー
ティングする工程である。
第３図（ｂ）は銅箔１０にダイハツド７、内部リード８
、外部リード５をエッチング加工にて形戒する工程であ
る。第３図（Ｃ）は、第３図（ｂ）の工程で形成された
パターンの下面および側面に絶縁層ｂ６をコーティング
し、外部リード下面をメッキする工程である。第３図（
ｄ）は、ダイパッド７の上面および内部リード８の先端
部を露出させるため、エキシマレーザー等を用い絶縁層
ａ４をトリミングし、内部リード８先端に金メッミある
いは銀メッキする工程である。第３図（ｅ）は、ダイパ
ッド７の上面に半導体素子１を固着する工程である。第
３図（ｆ）は、半導体素子１の電極パッドと内部リード
８の先端部間を金属細線２にて接続する工程である。第
３図（ｇ）は半導体素子１を樹脂封止部３にて覆う工程
である。
第４図は本発明の第２の実施例であり、樹脂封止前の状
態を示す平面図である。内部リード８の先端部は、金属
細線２が接続できるスペースを確保するため太く形成さ
れ、かつ、千鳥状に配置されている。この実施例では、
内部リード８の先端ピッチが約０．１２ｍｍまで微細エ
ッチング加工が可能であるため、第１の実施例よりもさ
らに小さい半導体素子１が搭載できるという利点がある
。
〔発明の効果〕
以上説明したように本発明は、内部リードの先端を微細
に加工した基板を有しているため、半導体素子をより小
さくでき、パッケージの小型化、多ビン化に十分対応で
きる。また樹脂封止後のリード加工工程が省略または簡
略化されるため、工数低減、低額の設備投資、納期短縮
、製品の低コスト化が可能である。さらに外部リード上
面を絶縁層で固定しているため、リード変形の問題がな
く、品質が向上する。本発明は上述したような効果があ
るため、今後さらに多様化するＬＳＩパッケージに適用
でき大いに貢献できる。
【図面の簡単な説明】
第１図は、本発明の第１の実施例の最終構造を示す断面
図、第２図は第１の実施例の樹脂封止前の状態を示す平
面図、第３図（ａ＞〜（ｇ＞は、本発明の製造及び組立
工程を示す断面図、第４図は、本発明の第２の実施例を
示す平面図、第５図は従来の樹脂封止型半導体装置を示
す断面図である。 １・・・半導体素子、２・・・金属細線、３・・・樹脂
封止部、４・・・絶縁層ａ、５・・・い外部リード、６
・・・絶縁層ｂ、７・・・ダイパッド、８・・・内部リ
ード、９・・・基板、１０・・・銅箔、１１・・・樹脂
封止部、１２・・・外部リード、１３・・・内部リード
、１４・・・ダイパツド。

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子を搭載するフィルム状の基板を具備し、
    樹脂封止部が前記基板上面にのみ形成されたことを特徴
    とする樹脂封止型半導体装置。 ２、前記樹脂封止部の周囲には、上面が絶縁層で固着さ
    れた外部リードが、ストレートあるいは下側に傾いて導
    出されたことを特徴とする請求項１記載の樹脂封止型半
    導体装置。
JP1244186A 1989-09-19 1989-09-19 樹脂封止型半導体装置 Pending JPH03105961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1244186A JPH03105961A (ja) 1989-09-19 1989-09-19 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1244186A JPH03105961A (ja) 1989-09-19 1989-09-19 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH03105961A true JPH03105961A (ja) 1991-05-02

Family

ID=17115051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1244186A Pending JPH03105961A (ja) 1989-09-19 1989-09-19 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH03105961A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760466A (en) * 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
US5780933A (en) * 1995-05-12 1998-07-14 Kabushiki Kaisha Toshiba Substrate for semiconductor device and semiconductor device using the same
US5818105A (en) * 1994-07-22 1998-10-06 Nec Corporation Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134045A (ja) * 1984-12-05 1986-06-21 Nec Corp 樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134045A (ja) * 1984-12-05 1986-06-21 Nec Corp 樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818105A (en) * 1994-07-22 1998-10-06 Nec Corporation Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device
US5760466A (en) * 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
US5780933A (en) * 1995-05-12 1998-07-14 Kabushiki Kaisha Toshiba Substrate for semiconductor device and semiconductor device using the same
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
JP3420057B2 (ja) 樹脂封止型半導体装置
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
US6271057B1 (en) Method of making semiconductor chip package
JP4547086B2 (ja) 半導体装置
JP3478139B2 (ja) リードフレームの製造方法
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03105961A (ja) 樹脂封止型半導体装置
JP3522403B2 (ja) 半導体装置
JP3421478B2 (ja) 半導体装置及びその製造方法
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JP2745628B2 (ja) 樹脂封止型半導体装置
US20010001069A1 (en) Metal stud array packaging
JPH02134857A (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
JP2002164497A (ja) 半導体装置およびその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPH09219463A (ja) 半導体装置
JPH09172042A (ja) 半導体装置