JPH0290827A - 分岐挿入型多重変換装置 - Google Patents
分岐挿入型多重変換装置Info
- Publication number
- JPH0290827A JPH0290827A JP63241042A JP24104288A JPH0290827A JP H0290827 A JPH0290827 A JP H0290827A JP 63241042 A JP63241042 A JP 63241042A JP 24104288 A JP24104288 A JP 24104288A JP H0290827 A JPH0290827 A JP H0290827A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- frame
- intra
- line connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- 238000003780 insertion Methods 0.000 claims abstract description 14
- 230000037431 insertion Effects 0.000 claims abstract description 14
- 230000003287 optical effect Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- ZCJJIQHVZCFSGZ-UHFFFAOYSA-N 2,8-bis(diphenylphosphoryl)dibenzothiophene Chemical compound C=1C=CC=CC=1P(C=1C=C2C3=CC(=CC=C3SC2=CC=1)P(=O)(C=1C=CC=CC=1)C=1C=CC=CC=1)(=O)C1=CC=CC=C1 ZCJJIQHVZCFSGZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は同期多重化方式による分岐挿入型多重変換装置
(A D M : Add Drop Multipl
exer )に係り、特に通過回線の信号遅延が小さい
ことが要求される場合に好適な分岐挿入型多重変換装置
に関する。
(A D M : Add Drop Multipl
exer )に係り、特に通過回線の信号遅延が小さい
ことが要求される場合に好適な分岐挿入型多重変換装置
に関する。
(従来の技術)
従来の分岐挿入(ADD/DROP)型多重変換装置と
しては、アイ・イー・イー・イアグローバルテレコミュ
ニケーション コンファレンス’86(IEEE G
LOBECOM’86 )の論文誌論文番号33.5.
1.0第1195頁から第1199頁において述べられ
ているものがある。上記文献の分岐挿入型多重変換装置
は、北米の同期系の3次群伝送路に適用するものである
。
しては、アイ・イー・イー・イアグローバルテレコミュ
ニケーション コンファレンス’86(IEEE G
LOBECOM’86 )の論文誌論文番号33.5.
1.0第1195頁から第1199頁において述べられ
ているものがある。上記文献の分岐挿入型多重変換装置
は、北米の同期系の3次群伝送路に適用するものである
。
従来の同期系の多重変換装置においては、伝送路および
中継器の周囲の温度変動に伴う、長周期の受信信号の位
相変動(ワンプ)を吸収する為と、受信信号を装置内の
動作位相に整合させる為にフレームアライナを受信イン
タフェース部に設ける。
中継器の周囲の温度変動に伴う、長周期の受信信号の位
相変動(ワンプ)を吸収する為と、受信信号を装置内の
動作位相に整合させる為にフレームアライナを受信イン
タフェース部に設ける。
上記文献の場合においては、受信インタフェース部にフ
レームアライナとしてエラステイク・ストア・メモ!J
(ES)を設け、前記機能を実現している。
レームアライナとしてエラステイク・ストア・メモ!J
(ES)を設け、前記機能を実現している。
なお分岐挿入型多重変換装置については、NTT発行外
国通信技術1985年12月号の第33頁から第34頁
において述べられている。
国通信技術1985年12月号の第33頁から第34頁
において述べられている。
(発明が解決しようとする課題)
上記従来技術においては、受信インタフェース部にフレ
ームアライナを設け、伝送路上で発生したリングを吸収
し、また、装置内の動作位相へ受信信号の位相整合を行
っている。従って、伝送路から受信した信号が、通過回
線信号としてそのまま伝送路に送出されるまでには、フ
レームアライナ部分において信号遅延が加わる。
ームアライナを設け、伝送路上で発生したリングを吸収
し、また、装置内の動作位相へ受信信号の位相整合を行
っている。従って、伝送路から受信した信号が、通過回
線信号としてそのまま伝送路に送出されるまでには、フ
レームアライナ部分において信号遅延が加わる。
ところで、現在伝送路のトポロジカルな構成として第3
図に示す様なリング型のものが考えられている。リング
型の伝送路を接続するノードとしては、2方向にのみ伝
送路が張り出しているノード200〜206と、3方向
以上に伝送路が張り出して他のリング型伝送路と接続す
るノード100〜102がある。このうち2方向に伝送
路が張り出しているノード200〜206に、分岐挿入
型多重変換装置の適用が考えられている。
図に示す様なリング型のものが考えられている。リング
型の伝送路を接続するノードとしては、2方向にのみ伝
送路が張り出しているノード200〜206と、3方向
以上に伝送路が張り出して他のリング型伝送路と接続す
るノード100〜102がある。このうち2方向に伝送
路が張り出しているノード200〜206に、分岐挿入
型多重変換装置の適用が考えられている。
第3図の様なリング型の伝送路においては、伝送路上の
信号伝搬遅延に加え、通過回線においてもノード200
〜206に設置する多重変換装置による信号が加わるた
め、各ノードに設置する多重変換装置による信号遅延を
より小さくすることが要求される。しかるに、上述の様
に従来技術による分岐挿入型多重変換装置は、装置内で
の信号遅延に対してフレームアライナによる信号遅延が
支配的であり、かつ、伝送路上の信号伝搬遅延に比べて
も無視しきれぬ程大きいという問題点がある。
信号伝搬遅延に加え、通過回線においてもノード200
〜206に設置する多重変換装置による信号が加わるた
め、各ノードに設置する多重変換装置による信号遅延を
より小さくすることが要求される。しかるに、上述の様
に従来技術による分岐挿入型多重変換装置は、装置内で
の信号遅延に対してフレームアライナによる信号遅延が
支配的であり、かつ、伝送路上の信号伝搬遅延に比べて
も無視しきれぬ程大きいという問題点がある。
本発明の目的は、ループ型伝送路への適用を考慮し、通
過回線の信号遅延が小さい分岐挿入型多重変換装置を提
供することにある。
過回線の信号遅延が小さい分岐挿入型多重変換装置を提
供することにある。
(課題を解決するだめの手段)
上記目的は、伝送路がらの受信信号から抽出したタイミ
ング信号によって駆動され、多重L/ベベル回線の分岐
、挿入、および通過回線の接続を行う通過回線接続ユニ
ットと、局内の他装置に対向し局内インタフェース機能
を有する局内回線接続ユニットと、通過回線接続ユニッ
トから多重レベルの分岐信号を局内回線接続ユニットに
接続するフレームアライナと、局内回線接続ユニットか
ら多重レベルの挿入信号を通過回線接続ユニットに゛接
続するフレームアライナから構成することにより達成さ
れる。
ング信号によって駆動され、多重L/ベベル回線の分岐
、挿入、および通過回線の接続を行う通過回線接続ユニ
ットと、局内の他装置に対向し局内インタフェース機能
を有する局内回線接続ユニットと、通過回線接続ユニッ
トから多重レベルの分岐信号を局内回線接続ユニットに
接続するフレームアライナと、局内回線接続ユニットか
ら多重レベルの挿入信号を通過回線接続ユニットに゛接
続するフレームアライナから構成することにより達成さ
れる。
(作用)
局内回線接続ユニットからの多重化レベルの挿入信号を
通過回線接続ユニットに接続するフレームアライナは、
局内フレーム位相の挿入信号を、通過回線接続ユニット
内の伝送路フレーム位相ニ整合させる。同様に、通過回
線接続ユニットからの多重化レベルの分岐信号を局内回
線接続ユニッ)K接続するフレームアライナは、伝送路
フレーム位相の分岐信号を局内フレーム位相に整合させ
る。これらのことによって、通過回線接続ユニット全体
が、伝送路からの受信信号がら抽出したタイミング信号
によってのみ動作可能となり、通過回線の信号のパスか
らフレームアライナが取υ除けるため、装置内における
通過回線の信号遅延を減少させることができる。
通過回線接続ユニットに接続するフレームアライナは、
局内フレーム位相の挿入信号を、通過回線接続ユニット
内の伝送路フレーム位相ニ整合させる。同様に、通過回
線接続ユニットからの多重化レベルの分岐信号を局内回
線接続ユニッ)K接続するフレームアライナは、伝送路
フレーム位相の分岐信号を局内フレーム位相に整合させ
る。これらのことによって、通過回線接続ユニット全体
が、伝送路からの受信信号がら抽出したタイミング信号
によってのみ動作可能となり、通過回線の信号のパスか
らフレームアライナが取υ除けるため、装置内における
通過回線の信号遅延を減少させることができる。
(実施例)
以下、本発明の一実施例を図面を参照して説明する。
第1図は、本発明に係る分岐挿入型多重変換装置の一構
成例を示したものである。本実施例の分岐挿入型多重変
換装置は、通過回線接続部10、フレームアライナ20
.21および局内回線接続部:30から構成される。そ
のうち通過回線接続部10ば、受信インタフェース回路
11、時分割型の空間スイッチ(以下、Sスイッチと称
す)13、送信インタフェース回路12および通過回線
タイミング発生回路14、によって構成され、また、局
内回線接続部30は、多重処理回路31、局内インタフ
ェース回路32.33および局内タイミング発生回路3
4によって構成される。
成例を示したものである。本実施例の分岐挿入型多重変
換装置は、通過回線接続部10、フレームアライナ20
.21および局内回線接続部:30から構成される。そ
のうち通過回線接続部10ば、受信インタフェース回路
11、時分割型の空間スイッチ(以下、Sスイッチと称
す)13、送信インタフェース回路12および通過回線
タイミング発生回路14、によって構成され、また、局
内回線接続部30は、多重処理回路31、局内インタフ
ェース回路32.33および局内タイミング発生回路3
4によって構成される。
−次に、第1図中の各回路ブロック間の接続について説
明する。まず、通過回線接続部lOについては、光伝送
路1が受信インタフェース回路11に接続され、当該回
路に光信号が入力する。受信インタフェース回路11ば
、光/電気変換、復号化、クロック抽出を行った後にフ
レーム同期をとり、通過回線タイミング発生回路14に
抽出クロックLNCKと伝送路フレーム位相信号LNF
RMを送出する。加えて、Sスイッチ13およびフレー
ムアライナ20に対しては受信データ信号RCVDT
を送出する。さらに、Sスイッチ13は、フレームア
ライナ21から挿入用局内回線信号lN5DT 2を
受け、その一方を選択した後に送信データ信号5NDD
T として、送信インタフェース回路12に送出する。
明する。まず、通過回線接続部lOについては、光伝送
路1が受信インタフェース回路11に接続され、当該回
路に光信号が入力する。受信インタフェース回路11ば
、光/電気変換、復号化、クロック抽出を行った後にフ
レーム同期をとり、通過回線タイミング発生回路14に
抽出クロックLNCKと伝送路フレーム位相信号LNF
RMを送出する。加えて、Sスイッチ13およびフレー
ムアライナ20に対しては受信データ信号RCVDT
を送出する。さらに、Sスイッチ13は、フレームア
ライナ21から挿入用局内回線信号lN5DT 2を
受け、その一方を選択した後に送信データ信号5NDD
T として、送信インタフェース回路12に送出する。
送信インタフェース回路12は、警報情報の付加、符号
化、電気/光変換を行い、光伝送路2に対して光信号を
送出する。通過回線タイミング発生回路14は、受信イ
ンタフェース回路11から受信した抽出クロックLNC
Kおよび伝送路フレーム位相信号LNFRMから、通過
回線接続部10およびフレームアライナ20,21の動
作に必要なタイミング信号を発生させ、Sスィッチ13
送信インタフエース回路12およびフレームアライナ2
0.21に対して分配送出する。
化、電気/光変換を行い、光伝送路2に対して光信号を
送出する。通過回線タイミング発生回路14は、受信イ
ンタフェース回路11から受信した抽出クロックLNC
Kおよび伝送路フレーム位相信号LNFRMから、通過
回線接続部10およびフレームアライナ20,21の動
作に必要なタイミング信号を発生させ、Sスィッチ13
送信インタフエース回路12およびフレームアライナ2
0.21に対して分配送出する。
次に、局内回線接続部30の各回路ブロック間の接続に
ついて説明する。まず、局内インタフニス回路32およ
び33は、局舎内にある交換機、回線終端装置等にケー
ブル接続され、信号の送受を行う。局内インタフェース
回路32,33では、符号変換を行った後にフレーム同
期をとシ、多重処理回路31との間でデータ信号のやシ
とりを行う。多重処理回路31は、局内インタフェース
回路32.33から受信したデータ信号を多重化して、
挿入用局内回線信号lN5DT 1をフレームアライ
ナ21に送出すると共に、フレームアライナ20からの
分岐局内回線信号0PETを分離化し、局内インタフェ
ース回路32.33に対して送出する。局内タイミング
発生回路34は、局舎内に設置されたクロック供給装置
から、網同期技術によって各局舎間で周波数同期がとら
れた基準タイミング信号を受信し、局内回線接続部30
およびフレームアライナ20.21の動作に必要な局内
フレーム位相信号OFFRMと局内クロック0FCKを
、多重処理回路31、局内インタフェース回路32.3
3およびフレームアライナ20゜21に対して分配する
。
ついて説明する。まず、局内インタフニス回路32およ
び33は、局舎内にある交換機、回線終端装置等にケー
ブル接続され、信号の送受を行う。局内インタフェース
回路32,33では、符号変換を行った後にフレーム同
期をとシ、多重処理回路31との間でデータ信号のやシ
とりを行う。多重処理回路31は、局内インタフェース
回路32.33から受信したデータ信号を多重化して、
挿入用局内回線信号lN5DT 1をフレームアライ
ナ21に送出すると共に、フレームアライナ20からの
分岐局内回線信号0PETを分離化し、局内インタフェ
ース回路32.33に対して送出する。局内タイミング
発生回路34は、局舎内に設置されたクロック供給装置
から、網同期技術によって各局舎間で周波数同期がとら
れた基準タイミング信号を受信し、局内回線接続部30
およびフレームアライナ20.21の動作に必要な局内
フレーム位相信号OFFRMと局内クロック0FCKを
、多重処理回路31、局内インタフェース回路32.3
3およびフレームアライナ20゜21に対して分配する
。
次に実施例の動作を、本発明の要点たる回線の分岐、挿
入動作を中心に説明する。
入動作を中心に説明する。
第2図は、回線の分岐、挿入動作に関与するSスイッチ
13およびフレームアライナ20.21の入出力信号の
タイミングを示したものである。
13およびフレームアライナ20.21の入出力信号の
タイミングを示したものである。
ここで伝送路フレーム位相信号LNFRMは、伝送路か
らの受信データRCVDTのフレームの先頭位相を指示
す。同様に、局内フレーム位相OFFRMは、フレーム
アライナ20から局内回線接続部30の多重処理回路3
1に送出する分岐局内回線信号DPDTと、逆に多重処
理回路31からフレームアライナ21に送出する挿入用
局内回線信号lN5DTIのフレームの先頭位相を示す
。第2)−)、のLNFRMとOFFRMの位相関係の
示す様ジ、1) に、網同期技術によって各局舎間でりpツク信号の周波
数同期をとった場合においても、伝送路での信号遅延に
よシ、両者のフレーム位相は一致しないのが一般的であ
る。従って、局内の位相に合わせて伝送路からの受信信
号RCVDTから回線信号を局内回線接続部30側に分
岐したり、逆に局内回線接続部30からの回線信号を挿
入して伝送路に送出する為には、回線信号のフレーム位
相の整合を行わなければならず、このフレーム位相の整
合を行うのが、フレームアライナ20および21である
。
らの受信データRCVDTのフレームの先頭位相を指示
す。同様に、局内フレーム位相OFFRMは、フレーム
アライナ20から局内回線接続部30の多重処理回路3
1に送出する分岐局内回線信号DPDTと、逆に多重処
理回路31からフレームアライナ21に送出する挿入用
局内回線信号lN5DTIのフレームの先頭位相を示す
。第2)−)、のLNFRMとOFFRMの位相関係の
示す様ジ、1) に、網同期技術によって各局舎間でりpツク信号の周波
数同期をとった場合においても、伝送路での信号遅延に
よシ、両者のフレーム位相は一致しないのが一般的であ
る。従って、局内の位相に合わせて伝送路からの受信信
号RCVDTから回線信号を局内回線接続部30側に分
岐したり、逆に局内回線接続部30からの回線信号を挿
入して伝送路に送出する為には、回線信号のフレーム位
相の整合を行わなければならず、このフレーム位相の整
合を行うのが、フレームアライナ20および21である
。
フレームアライナ20は、伝送路フレーム位相LNFR
Mに同期した受信データRCVDTから回線信号を分岐
し、伝送路上のワンプを吸収しフレーム位相の整合を行
い、局内フレーム位相OFFRMに同期した分岐局内回
線信号DPDTとして送出する。同様に、フレームアラ
イナ21は、OFFRMに同期した挿入用局内回線信号
lN5DT 1を受信し、フレーム位相の整合を行い伝
送路上のワン号lN5DT 2 として送出する。こ
のとき、フレムアライナ20の信号入力側およびフレー
ムアライナ21の信号出力側の動作は、通過回線タイミ
ング発生回路14からのタイミング信号によって制御す
る。また、フレームアライナ21の信号入力側およびフ
レームアライナ20の信号出力側の動作は、局内タイミ
ング発生回路34からのタイミング信号によって制御す
る。
Mに同期した受信データRCVDTから回線信号を分岐
し、伝送路上のワンプを吸収しフレーム位相の整合を行
い、局内フレーム位相OFFRMに同期した分岐局内回
線信号DPDTとして送出する。同様に、フレームアラ
イナ21は、OFFRMに同期した挿入用局内回線信号
lN5DT 1を受信し、フレーム位相の整合を行い伝
送路上のワン号lN5DT 2 として送出する。こ
のとき、フレムアライナ20の信号入力側およびフレー
ムアライナ21の信号出力側の動作は、通過回線タイミ
ング発生回路14からのタイミング信号によって制御す
る。また、フレームアライナ21の信号入力側およびフ
レームアライナ20の信号出力側の動作は、局内タイミ
ング発生回路34からのタイミング信号によって制御す
る。
以上のように、通過回線接続部10と局内回線接続部3
0との間にフレームアライナ20.21を設けることに
より、第2図に示す如く、通過回線接続部10のSスイ
ッチ13の入力において、伝送路からの受信データ信号
RCVDTと挿入用局内回線信号lN5DT 2とのフ
レーム位相が整合することになる。従って、Sスイッチ
13においては、Sスイッチ内部の選択制御信号SEL
による2to1選択動作によって、RCVDTからは通
過回線(接回線)信号を、また、lN5DT2からは局
内からの挿入回線(落目線)信号を選択して送信インタ
フェース回路12を通して伝送路2に送出することかで
きる。第2図における送信ブタ信号5NDDTのうち、
英大文字が通過回線信号また英小文字が落目線信号を示
している。このうち通過回線信号は、第2図から判る通
り受信データ信号RCVDTに対して遅延することがな
い。また、フレームアライナ20.21を通過回線接続
部10と局内回線接続部30の間に設けたことにより、
受信インタフェース回路11に局内フレーム位相への整
合の為のフレームアライナを設ける必要がなくなり、通
過回線の信号遅延を大幅に減少させることが可能となる
。
0との間にフレームアライナ20.21を設けることに
より、第2図に示す如く、通過回線接続部10のSスイ
ッチ13の入力において、伝送路からの受信データ信号
RCVDTと挿入用局内回線信号lN5DT 2とのフ
レーム位相が整合することになる。従って、Sスイッチ
13においては、Sスイッチ内部の選択制御信号SEL
による2to1選択動作によって、RCVDTからは通
過回線(接回線)信号を、また、lN5DT2からは局
内からの挿入回線(落目線)信号を選択して送信インタ
フェース回路12を通して伝送路2に送出することかで
きる。第2図における送信ブタ信号5NDDTのうち、
英大文字が通過回線信号また英小文字が落目線信号を示
している。このうち通過回線信号は、第2図から判る通
り受信データ信号RCVDTに対して遅延することがな
い。また、フレームアライナ20.21を通過回線接続
部10と局内回線接続部30の間に設けたことにより、
受信インタフェース回路11に局内フレーム位相への整
合の為のフレームアライナを設ける必要がなくなり、通
過回線の信号遅延を大幅に減少させることが可能となる
。
以上の様に本実施例の分岐挿入型多重変換装置では、伝
送路1から受信した信号が通過回線信号として伝送路2
に送出させるまでに、符号変換およびリタイミング用の
フリップフロップの分の信号遅延があるのみであシ、通
常の装置設計においてはその遅延量は数ビットないしは
数十ピント程度となり、従来技術の受信インタフェース
回路にフレームアライナを設ける方法に比べ、大幅な信
号遅延の減少が図れる。
送路1から受信した信号が通過回線信号として伝送路2
に送出させるまでに、符号変換およびリタイミング用の
フリップフロップの分の信号遅延があるのみであシ、通
常の装置設計においてはその遅延量は数ビットないしは
数十ピント程度となり、従来技術の受信インタフェース
回路にフレームアライナを設ける方法に比べ、大幅な信
号遅延の減少が図れる。
また、第2図の分岐局内回線信号DPDTおよび挿入用
局内回線信号lN5DT1の位相関係が示す様に、多重
処理回路31では通過回線接続部側に対する送受の信号
の位相が整合している。その為、信号の中の多重化され
た個々の回線信号に対する回線終端等の信号処理を多重
レベルで実現することができ回路の小規模化を実現でき
る。
局内回線信号lN5DT1の位相関係が示す様に、多重
処理回路31では通過回線接続部側に対する送受の信号
の位相が整合している。その為、信号の中の多重化され
た個々の回線信号に対する回線終端等の信号処理を多重
レベルで実現することができ回路の小規模化を実現でき
る。
(発明の効果)
本発明によれば、多重変換装置内における通過回線の信
号遅延を、ゲート回路の通過および信号速度変換に要す
る遅延分のみに抑えることが可能となるため、従来技術
における分岐挿入型多重変換装置に比し、信号遅延の減
少という点で伝送品質を高めることができる。
号遅延を、ゲート回路の通過および信号速度変換に要す
る遅延分のみに抑えることが可能となるため、従来技術
における分岐挿入型多重変換装置に比し、信号遅延の減
少という点で伝送品質を高めることができる。
第1図は本発明の一実施例の構成図、第2図は第1図の
実施例の動作説明図、第3図は本発明に係る装置の適用
する伝送路構成の説明図である。 1.2・・・光伝送路、11・・・受信インタフェース
回路、12・・・送信インタフェース回路、13・・・
Sスイッチ、14・・・通過回線タイミング発生回路、
10・・・通過回線接続部、20.21・・・フレーム
アライナ、31・・・多重処理回路、32.33・・・
局内インタフェース回路、34・・・局内タイミング発
生回路、30・・・局内回線接続部。 第3図
実施例の動作説明図、第3図は本発明に係る装置の適用
する伝送路構成の説明図である。 1.2・・・光伝送路、11・・・受信インタフェース
回路、12・・・送信インタフェース回路、13・・・
Sスイッチ、14・・・通過回線タイミング発生回路、
10・・・通過回線接続部、20.21・・・フレーム
アライナ、31・・・多重処理回路、32.33・・・
局内インタフェース回路、34・・・局内タイミング発
生回路、30・・・局内回線接続部。 第3図
Claims (1)
- 1 網同期化されたディジタル伝送路を収容する分岐挿
入型多重変換装置において、伝送路からの受信信号から
抽出したタイミング信号によつて駆動され多重レベルで
伝送路受信信号中の特定回線の局内側への分岐および局
内側の特定回線の伝送路送信信号中への挿入および通過
回線の接続を行う通過回線接続ユニットと、局内の他装
置に対向し局内インタフェース機能を有する局内回線接
続ユニットと、前記通過回線接続ユニットからの多重レ
ベルの分岐信号を前記局内回線接続ユニットに接続する
フレームアライナと、前記局内回線接続ユニットからの
多重レベルの挿入信号を前記通過回線接続ユニットに接
続するフレームアライナとからなることを特徴とする分
岐挿入型多重変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63241042A JP2564375B2 (ja) | 1988-09-28 | 1988-09-28 | 分岐挿入型多重変換装置 |
US07/412,475 US5018135A (en) | 1988-09-28 | 1989-09-26 | Add drop multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63241042A JP2564375B2 (ja) | 1988-09-28 | 1988-09-28 | 分岐挿入型多重変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0290827A true JPH0290827A (ja) | 1990-03-30 |
JP2564375B2 JP2564375B2 (ja) | 1996-12-18 |
Family
ID=17068449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63241042A Expired - Fee Related JP2564375B2 (ja) | 1988-09-28 | 1988-09-28 | 分岐挿入型多重変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5018135A (ja) |
JP (1) | JP2564375B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2253973A (en) * | 1991-03-22 | 1992-09-23 | Plessey Telecomm | Multiplex data ring transmission |
JPH0530061A (ja) * | 1991-07-24 | 1993-02-05 | Oki Electric Ind Co Ltd | 多重化装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1311524C (en) * | 1988-08-26 | 1992-12-15 | Masakazu Mori | Drop/insert channel selecting system |
DE3924283A1 (de) * | 1989-07-22 | 1991-01-31 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur durchschaltung eines digitalen dienstkanals in einer richtfunk-zwischenstelle |
JPH03230639A (ja) * | 1990-02-05 | 1991-10-14 | Mitsubishi Electric Corp | データ通信装置 |
GB9005723D0 (en) * | 1990-03-14 | 1990-05-09 | Plessey Telecomm | Switch for multiplexes |
US5311501A (en) * | 1991-03-15 | 1994-05-10 | Fujitsu Limited | Routing system for linear add-drop multiplexer |
US5691976A (en) * | 1992-04-02 | 1997-11-25 | Applied Digital Access | Performance monitoring and test system for a telephone network |
JP3082554B2 (ja) * | 1994-01-11 | 2000-08-28 | 株式会社日立製作所 | セルフヒーリングリングスイッチ |
GB9401430D0 (en) * | 1994-01-26 | 1994-03-23 | Plessey Telecomm | Switching system for a telecommunications system |
JP3290534B2 (ja) * | 1994-03-18 | 2002-06-10 | 富士通株式会社 | パスプロテクションスイッチ装置 |
JP3442180B2 (ja) * | 1995-02-23 | 2003-09-02 | 富士通株式会社 | アド・ドロップ・マルチプレクス装置 |
US6108311A (en) * | 1996-04-29 | 2000-08-22 | Tellabs Operations, Inc. | Multichannel ring and star networks with limited channel conversion |
JP3125682B2 (ja) * | 1996-06-21 | 2001-01-22 | 日本電気株式会社 | クロック供給方式及びクロック供給システム |
US6396852B1 (en) * | 1997-11-18 | 2002-05-28 | Jane Marie Simmons | Ring bundling in the design of rings for telecommunications networks |
US6452945B1 (en) * | 1998-03-05 | 2002-09-17 | Kestrel Solutions, Inc. | Electrical add-drop multiplexing for optical communications networks utilizing frequency division multiplexing |
US6529303B1 (en) | 1998-03-05 | 2003-03-04 | Kestrel Solutions, Inc. | Optical communications networks utilizing frequency division multiplexing |
US20020039211A1 (en) * | 1999-09-24 | 2002-04-04 | Tian Shen | Variable rate high-speed input and output in optical communication networks |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995745A (ja) * | 1982-11-25 | 1984-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 多重加入者系分岐插入方式 |
JPS62222729A (ja) * | 1986-03-25 | 1987-09-30 | Nec Corp | 分岐・插入システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4569041A (en) * | 1983-03-17 | 1986-02-04 | Nec Corporation | Integrated circuit/packet switching system |
US4797882A (en) * | 1985-10-02 | 1989-01-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Mesh-based switching network |
CA1275515C (en) * | 1986-05-19 | 1990-10-23 | Hideaki Itoh | System for transmitting auxiliary signal in a multiplex communication system |
US4860284A (en) * | 1988-04-20 | 1989-08-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for identifying location of a lost token signal in a data communication network |
-
1988
- 1988-09-28 JP JP63241042A patent/JP2564375B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-26 US US07/412,475 patent/US5018135A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995745A (ja) * | 1982-11-25 | 1984-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 多重加入者系分岐插入方式 |
JPS62222729A (ja) * | 1986-03-25 | 1987-09-30 | Nec Corp | 分岐・插入システム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2253973A (en) * | 1991-03-22 | 1992-09-23 | Plessey Telecomm | Multiplex data ring transmission |
AU644277B2 (en) * | 1991-03-22 | 1993-12-02 | Marconi Communications Limited | Multiplex data ring transmission |
GB2253973B (en) * | 1991-03-22 | 1995-06-07 | Plessey Telecomm | Multiplex data ring transmission |
JPH0530061A (ja) * | 1991-07-24 | 1993-02-05 | Oki Electric Ind Co Ltd | 多重化装置 |
Also Published As
Publication number | Publication date |
---|---|
US5018135A (en) | 1991-05-21 |
JP2564375B2 (ja) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0290827A (ja) | 分岐挿入型多重変換装置 | |
CA1312682C (en) | Frame synchronization in a network of time multiplexed optical space switches | |
WO1997049210A1 (en) | Synchronous plesiochronous digital hierarchy transmission systems | |
EP0161900A2 (en) | Loopback of a PCM signal | |
JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
US20050123236A1 (en) | Optical module with multiplexer | |
US5983294A (en) | Synchronous cross-connect system with the function of ring network interworking using backplane interconnection | |
US7729615B1 (en) | Method for transmitting overhead information for wavelength division multiplex networks for fibre-optic information transmission | |
JP3298353B2 (ja) | 同期信号源選択方式 | |
JP2827735B2 (ja) | クロック切替方式 | |
US5276859A (en) | Accelerated token ring network | |
JP3202286B2 (ja) | Sdh光伝送方式における伝送路切替方式 | |
JPH04339430A (ja) | 光加入者線システム | |
JP2864703B2 (ja) | 光伝送路の二重化方式 | |
JPH0251918A (ja) | 同期多重形インタフェース回路 | |
JP2000252942A (ja) | ディジタル多重光伝送装置 | |
JP2965321B2 (ja) | Sdh用soh終端回路 | |
JP2693759B2 (ja) | 情報通信システム | |
JPS61293045A (ja) | ル−プ式通信システム | |
JPH06188867A (ja) | ディジタル信号通信方式 | |
JPS6292534A (ja) | Pcm中間中継装置 | |
JPH0681115B2 (ja) | フレ−ム同期方式 | |
EP0950336A2 (en) | Method and apparatus to interconnect two or more cross-connects into a single pcm network | |
JP2000004207A (ja) | 時分割多重伝送方法及び装置 | |
KR19990060525A (ko) | 무선데이터 서비스 시스템의 망동기 클럭 추출 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |