[go: up one dir, main page]

JPH0286343A - time division multiplexer - Google Patents

time division multiplexer

Info

Publication number
JPH0286343A
JPH0286343A JP23653988A JP23653988A JPH0286343A JP H0286343 A JPH0286343 A JP H0286343A JP 23653988 A JP23653988 A JP 23653988A JP 23653988 A JP23653988 A JP 23653988A JP H0286343 A JPH0286343 A JP H0286343A
Authority
JP
Japan
Prior art keywords
data
stuff
time division
amount
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23653988A
Other languages
Japanese (ja)
Inventor
Naoki Fukaya
深谷 直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP23653988A priority Critical patent/JPH0286343A/en
Publication of JPH0286343A publication Critical patent/JPH0286343A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はディジタル通信におけるパルススタッフインク
方式を用いた時分割多重化装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a time division multiplexing device using a pulse stuff-ink method in digital communications.

[従来の技術] 従来の技術としては、たとえばC(:rTT(国際電信
電話諮問委員会)発行の勧告集(RED Booに)G
、742TABLE lに示されるように、スタッフビ
ット(表中ではBits from tributar
ies available forJustific
ationと記載)位置がフレーム構成中の特定の位置
であり、スタッフビットの使用の有無(たけ)をスタッ
フ指定ビット(表中ではJustification 
control bitsと記載)で指定するパルスス
タッフィング方式がある。
[Prior art] As a conventional technology, for example, the collection of recommendations (in RED Boo) published by C (: rTT (International Telegraph and Telephone Advisory Committee))
, 742 TABLE 1, stuff bits (Bits from tributar in the table)
ies available for Justific
The position is a specific position in the frame structure, and whether or not the stuff bit is used is determined by the stuff specification bit (Justification in the table).
There is a pulse stuffing method specified by control bits).

なお、スタッフビットの使用の有無とは、次の通りであ
る。すなわち、スタッフビット使用とはデータ領域中に
情報を持たない無意味なビットを挿入しデータ伝送速度
を下げるこ−とであり、スタラフビット非使用とはデー
タ領域全域をデータ伝送に充て、データ伝送速度を上げ
ることである。
Note that whether or not stuff bits are used is as follows. In other words, using stuff bits means inserting meaningless bits with no information into the data area to reduce the data transmission speed, and not using stuff bits means using the entire data area for data transmission and reducing the data transmission speed. It is to raise the

[発明が解決しようとする課題] 従来のこの種の方式は、長いフレーム長(通常数百ビッ
ト以上)中の特定の位置に固定されたスタッフビットを
用いていたため、パルススタッフィング方式の使用によ
り生ずるスタッフジッタ(待ち合わせ時間ジッタ)が大
きくなり、通信品質を劣化させるという問題があった。
[Problems to be Solved by the Invention] Conventional methods of this type used stuff bits fixed at specific positions within a long frame length (usually several hundred bits or more), which is caused by the use of the pulse stuffing method. There was a problem in that stuff jitter (waiting time jitter) increased and communication quality deteriorated.

すなわち、第2図(a)には、従来のパルススタッフィ
ング方式(同図(b)は後述の本発明によるパルススタ
ッフィング方式)における多重装置の入力部中(後述の
本発明では同期部バッファ中)のデータ量の時間的な変
動の様子を示す。図では簡単のために約2フレームに1
回スタッフビットが挿入される場合を示している(なお
、1フレーム当りスタッフビットが挿入される確立をス
タッフ率と呼び、今の場合スタッフ率#l/2というこ
とになる)。
That is, FIG. 2(a) shows the input section of a multiplexer (in the synchronization section buffer of the present invention, which will be described later) in the conventional pulse stuffing method (FIG. 2(b) shows the pulse stuffing method according to the present invention, which will be described later). This shows how the amount of data changes over time. In the figure, for the sake of simplicity, one
This shows a case in which stuff bits are inserted twice (the probability that a stuff bit is inserted per frame is called the stuffing rate, and in this case, the stuffing rate is #l/2).

さて、第2図(a)ではスタッフビット位置がフレーム
内で固定されているために、図中A点のように時折入力
部中のデータ量の変動の包絡線(図中点線で示した)が
非連続に変化する。今の場合、この変化量は172ビッ
ト分であり、これがスタッフジッタという低周波のジッ
タを引き起こす。
Now, in Fig. 2(a), since the stuff bit position is fixed within the frame, the envelope of the fluctuation of the amount of data in the input section occasionally as shown at point A in the figure (indicated by the dotted line in the figure) changes discontinuously. In this case, this amount of change is 172 bits, which causes low frequency jitter called stuff jitter.

一般にスタッフ率をM/Nという有理数で表わされてい
るとすると、上記のスタッフジッタは17N[UT] 
(DI:Unit Interval)  となること
が知られているので、Nが小さい時にはスタッフジッタ
1/Nが大きくなり伝送品質を劣化させることになる。
If the stuffing rate is generally expressed as a rational number M/N, the above stuffing jitter is 17N[UT]
(DI: Unit Interval) Since it is known that when N is small, the stuff jitter 1/N becomes large and the transmission quality deteriorates.

本発明の目的は以上のような問題を解消した時分割多重
化装置を提供することにある。
An object of the present invention is to provide a time division multiplexing device that solves the above problems.

[課題を解決するための手段] 本発明はパルススタッフィングを用いる時分割多重化装
置であって、同期部バッファ内データ量を検出する検出
手段と、検出手段の結果に基づいて人力信号のフレーム
構成中のデータ領域内の任意の位置にスタッフビットを
挿入する挿入手段とを具える。
[Means for Solving the Problems] The present invention is a time division multiplexing device using pulse stuffing, which includes a detection means for detecting the amount of data in the synchronization section buffer, and a frame configuration of a human signal based on the result of the detection means. and inserting means for inserting stuff bits at arbitrary positions within the data area.

[作 用コ 本発明によればフレーム構成中のデータ領域内の任意の
位置にスタッフビットを挿入することによって、スタッ
フジッタを抑える。
[Operations] According to the present invention, stuff jitter is suppressed by inserting stuff bits at arbitrary positions within the data area of the frame structure.

[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図(a)に示す多重装置は、4チヤンネルの低速デ
ータを時分割多重化して高速データに変換するものであ
り、第1図(b)の分離装置は、これとは逆に、高速デ
ータから4チヤンネルの低速データを取り出すものであ
る。4チヤンネルの低速データは多重装置の持つクロッ
クとは非同期であるため、これを多重装置のクロックに
同期させるためにパルススタッフィング方式を用いる。
The multiplexing device shown in FIG. 1(a) time-division multiplexes low-speed data of four channels and converts it into high-speed data.The demultiplexing device shown in FIG. 1(b), on the contrary, It extracts 4 channels of low-speed data from the data. Since the low-speed data of the four channels is asynchronous with the clock of the multiplexer, a pulse stuffing method is used to synchronize it with the clock of the multiplexer.

以下にこのパルススタッフィング方式を用いた多重装置
の説明をする。
A multiplexer using this pulse stuffing method will be explained below.

第1図(a)において、低速データ7は低速クロック8
により同期部バッファ1に順次書き込まれる。一方こう
して書き込まれたデータは制御回路5からの歯ぬけクロ
ック9(フレーム同期信号11、ポインタ13が後で加
わるためにこの部分は歯ぬけているクロック)により読
み出される。
In FIG. 1(a), the low-speed data 7 is the low-speed clock 8.
are sequentially written into the synchronization section buffer 1. On the other hand, the data written in this way is read out by a clock 9 with a blank clock from the control circuit 5 (a clock with blank clocks in this part because the frame synchronization signal 11 and the pointer 13 are added later).

通常の状態では読み出しクロックの方が書き込みクロッ
クよりも若干速度が速いため、同期部バッファ1中のデ
ータ量は次第に少なくなる。このデータ量が固定された
閾値よりも下がった場合にはバッファ情報線15によp
制御回路5に通報され、同回路5は、歯ぬけクロックの
中の1つのクロックをなくし、この位置に後述のように
してスタッフビット(情報を持たない無意味なビット)
を挿入する。これにより同期部バッファ1中のデータ量
は1ビット分増すことになる。一方、制御回路5はスタ
ッフビットを入れる位置のアドレス(簡単には、フレー
ムの先頭ビットから数えて何番目かという情報)を記憶
しておく。
Under normal conditions, the read clock is slightly faster than the write clock, so the amount of data in the synchronizer buffer 1 gradually decreases. If the amount of data falls below a fixed threshold, the buffer information line 15 is
The control circuit 5 is notified, and the circuit 5 eliminates one of the missing clocks and inserts a stuff bit (meaningless bit without information) into this position as described below.
Insert. As a result, the amount of data in the synchronizer buffer 1 increases by one bit. On the other hand, the control circuit 5 stores the address of the position where the stuff bit is to be inserted (simply put, the information about the position counting from the first bit of the frame).

次に、同期部バッファ1から読み出されたデータ10に
、フレーム同期信号11.スタッフビット12(同期部
バッファからの要求があった時に入れる)、ポインタ1
3(制御回路に記憶されているスタッフビットの位置の
アドレス値を入れる)を付加する。この付加はマルチプ
レクサ2において行なわれ、このマルチプレクサ2にお
ける各信号10、11.12.13のセレクト情報は制
御回路5からの指令を受けたセレクタ4から与えられる
Next, the frame synchronization signal 11 . Stuff bit 12 (entered when there is a request from the synchronization section buffer), pointer 1
3 (input the address value of the stuff bit position stored in the control circuit) is added. This addition is performed in the multiplexer 2, and the selection information for each signal 10, 11, 12, 13 in the multiplexer 2 is given from the selector 4 which receives a command from the control circuit 5.

マルチプレクサ2を出たチャンネル(ch) 1の信号
14は他の3チヤンネル(ch2〜4)の信号と多重さ
れ、共にバレレル/シリアル変換器に入力され、ここで
高速データ16に変換され、出力される。
The signal 14 of channel (ch) 1 outputting from multiplexer 2 is multiplexed with the signals of the other three channels (ch 2 to 4), and both are input to the barrel/serial converter, where it is converted to high-speed data 16 and output. Ru.

6は゛カウンタであって、ここからの高速クロックは、
制御回路5、パラレル/シリアル変換器3および分離装
置に与えられる。
6 is a counter, and the high-speed clock from here is
It is applied to the control circuit 5, the parallel/serial converter 3 and the separation device.

[分離装置の動作] 第1図(b)に示すように分離装置に入力した高速デー
タ26は、フレーム同期回路18に入り、ここで高速ク
ロック27に基づいてフレーム同期をとる(フレームの
はじまりを検出する)。フレーム同期をとった信号は、
シリアル/パラレル変換器19で4チヤンネルに分離さ
れる。ここを出たchiの信号28はデマルチプレクサ
20において、データ30、フレーム同期信号31.ス
タッフビット32.ポインタ33に分けられる。これを
行うためのデマルチプレクサ20へのセレクト信号は制
御回路22からの指令を受けたセレクタ24から与えら
れる。特にスタッフビット32を取り出す位置は制御回
路22が、シリアル/パラレル変換器19から出たch
iの信号28からポインタ中のアドレス値29を読むこ
とにより検知する。高速クロック27はカウンタ23に
与えられ、カウンタ23からのクロックはシリアル/パ
ラレル変換器19および制御回路22に与えられる。
[Operation of the separation device] As shown in FIG. 1(b), the high-speed data 26 input to the separation device enters the frame synchronization circuit 18, where frame synchronization is performed based on the high-speed clock 27 (the start of the frame is To detect). The frame-synchronized signal is
It is separated into four channels by a serial/parallel converter 19. The chi signal 28 sent out from here is sent to the demultiplexer 20 as data 30, frame synchronization signal 31 . Stuff bit 32. It is divided into pointers 33. A select signal to the demultiplexer 20 for this purpose is given from a selector 24 that receives a command from the control circuit 22. In particular, the position where the stuff bit 32 is taken out is the channel where the control circuit 22 outputs from the serial/parallel converter 19.
It is detected by reading the address value 29 in the pointer from the signal 28 of i. High speed clock 27 is applied to counter 23, and the clock from counter 23 is applied to serial/parallel converter 19 and control circuit 22.

デマルチプレクサ20を出たデータ30は歯ぬけており
、これを一定速度の低速データ35にするために、制御
回路22からのクロックを受ける分離部バッファ21が
用いられ、このバッファ21はPLL25により低速ク
ロックが位相ロックされる。
The data 30 output from the demultiplexer 20 is missing, and in order to convert it into low-speed data 35 at a constant speed, a separator buffer 21 that receives a clock from the control circuit 22 is used. The clocks are phase locked.

第2図(b)は本実施例における同期部バッファ中のデ
ータ量の時間的な変動の様子を示す。この(b)から、
同期部バッファ中のデータ量が間値を下回る毎にスタッ
フビットを挿入しているため、上記の従来例(a)のよ
うな不連続な変化は起こらず、従ってスタッフジッタも
無視できる値となる(包絡線内の周期的な変動成分は分
離装置内の分離部バッファ21とPLL25で取り除け
るので問題ない)。
FIG. 2(b) shows how the amount of data in the synchronizer buffer changes over time in this embodiment. From this (b),
Since a stuff bit is inserted every time the amount of data in the synchronization section buffer falls below the intermediate value, discontinuous changes like in the conventional example (a) above do not occur, and therefore the stuff jitter becomes a negligible value. (There is no problem because the periodic fluctuation component within the envelope can be removed by the separator buffer 21 and PLL 25 in the separator).

段に接続するような場合)に用いると効果的である。It is effective when used in cases such as when connecting in stages).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例にかかる多重装置および分離装置
のブロック図、 第2図は従来および本発明におけるスタッフィング方式
の説明図である。 特許出願人  住友電気工業株式会社
FIG. 1 is a block diagram of a multiplexing device and a demultiplexing device according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram of a stuffing method in the conventional method and in the present invention. Patent applicant: Sumitomo Electric Industries, Ltd.

Claims (1)

【特許請求の範囲】 1)パルススタッフィングを用いる時分割多重化装置で
あって、同期部バッファ内データ量を検出する検出手段
と、該検出手段の結果に基づいて入力信号のフレーム構
成中のデータ領域内の任意の位置にスタッフビットを挿
入する挿入手段とを具えたことを特徴とする時分割多重
化装置。 2)前記挿入手段は、スタッフビット位置を前記フレー
ム構成中の特定の場所に置かれたポインタの値で指定す
ることを特徴とする請求項1記載の時分割多重化装置。
[Claims] 1) A time division multiplexing device using pulse stuffing, which includes a detection means for detecting the amount of data in the synchronization part buffer, and a detection means for detecting the amount of data in the frame structure of the input signal based on the result of the detection means. 1. A time division multiplexing device comprising: inserting means for inserting a stuff bit into an arbitrary position within a region. 2) The time division multiplexing apparatus according to claim 1, wherein the inserting means specifies the stuff bit position by the value of a pointer placed at a specific location in the frame configuration.
JP23653988A 1988-09-22 1988-09-22 time division multiplexer Pending JPH0286343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23653988A JPH0286343A (en) 1988-09-22 1988-09-22 time division multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23653988A JPH0286343A (en) 1988-09-22 1988-09-22 time division multiplexer

Publications (1)

Publication Number Publication Date
JPH0286343A true JPH0286343A (en) 1990-03-27

Family

ID=17002172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23653988A Pending JPH0286343A (en) 1988-09-22 1988-09-22 time division multiplexer

Country Status (1)

Country Link
JP (1) JPH0286343A (en)

Similar Documents

Publication Publication Date Title
US4107469A (en) Multiplex/demultiplex apparatus
EP0437197A2 (en) Digital cross connection apparatus
US5757871A (en) Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network
EP0559649A1 (en) Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency
US4392234A (en) PCM Signal interface apparatus
US5461380A (en) Phase detector for elastic store
EP0372458B1 (en) Synchronous multiplex transmission apparatus
US5267236A (en) Asynchronous parallel data formatter
EP0543327B1 (en) A synchronous optical multiplexing system
US4967410A (en) Method of multiplexing digital signals and apparatus therefor
JPH08186556A (en) Transmission signal processing circuit
US20020026568A1 (en) Serial data mapping apparatus for synchronous digital hierarchy
US7016344B1 (en) Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock
JPH0286343A (en) time division multiplexer
JP3010634B2 (en) Frame synchronous multiplex processing
JP2976732B2 (en) Synchronous optical multiplexer
JP2002247002A (en) Asynchronous signal transmission device
KR0153688B1 (en) TU Signal Aligner using DRAM in Synchronous Transmission
KR940004480Y1 (en) Corresponding signal adding apparatus
JPS62120744A (en) PCM transmission encoding method
JPH07154356A (en) Synchronizing data signal transmitter/receiver
JPH0630480B2 (en) Speed conversion circuit
JPH0530068A (en) Start-stop data multiplexing system
JP3198675B2 (en) Data rate converter
JPH1032554A (en) Signal processing circuit of transmission / relay equipment