[go: up one dir, main page]

JPH0273233A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH0273233A
JPH0273233A JP63225352A JP22535288A JPH0273233A JP H0273233 A JPH0273233 A JP H0273233A JP 63225352 A JP63225352 A JP 63225352A JP 22535288 A JP22535288 A JP 22535288A JP H0273233 A JPH0273233 A JP H0273233A
Authority
JP
Japan
Prior art keywords
wiring
wirings
correction
insulating film
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63225352A
Other languages
English (en)
Inventor
Hiroshi Oka
岡 博史
Shuhei Yasuda
安田 修平
Masahiro Adachi
昌浩 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63225352A priority Critical patent/JPH0273233A/ja
Publication of JPH0273233A publication Critical patent/JPH0273233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はアクティブマトリクス液晶表示装置等の画像表
示装置に関する。
(従来の技術) 近年、CRTに変わる画像表示装置として、液晶を用い
たアクティブマトリクス液晶表示装置が注目されている
。精細な画像を表示するには、解像度の高い映像が必要
となり5マトリクスを構成する絵素は小さくする必要が
生じる。さらに画面の大型化により絵素の数は膨大なも
のとなる。このように非常に精細な表示を要求されるア
クティブマトリクス表示装置の製造には、最近めざまし
く進歩したLSI製造技術が用いられる。
第4図にアクティブマトリクス表示装置に用いられる絵
素電極基板の一例を示す。5行×6列のマトリクス状に
配列された絵素電極8の各々には。
スイッチング素子として、アモルファスシリコン(以下
a−3tと称す)を用いた薄膜トランジスタ(以下TP
Tと称す)15が備えられている。この絵素電極基板に
は、走査線、信号線としてそれぞれ5本のゲートバス配
vA12a−12e、  6本のソースバス配線11a
〜llfが備えられ、該ゲートバス配線12a〜12e
と該ソースバス配線11a〜11「とは、絶縁膜を介し
て互いに直交するように配線されている。第5図は、第
4図の■−v線に沿った断面図である。ガラス基板1上
にメタル膜が形成された後、エツチングによってゲート
電極2゜ゲートハス配線12a〜12eが形成される。
次にプラズマCVD及びエツチングによってゲート絶縁
膜3.a−Si半導体膜4が形成される。さらに。
堆積、エンチングを繰り返すことによって、リンドープ
n”−a−3i膜5,5.絵素電極8.ドレイン電極6
.ソース電極7.及びソースバス配線11a〜itrが
形成され、その上層に保護用絶縁膜9が形成される。最
後にブラックストライプ10が形成される。
(発明が解決しようとする課題) アクティブマトリクス液晶表示装置は、近年の画面の大
型化に伴い、大面積、多数バス配線の方向に進むものと
思われる。例えば5インチのアクティブマトリクス液晶
表示装置に於いて、絵素電極基板上にゲートバス配線4
80本、ソースバス配線640本が配線される場合を考
えると、ゲートバス配線480本の全長、及びソースバ
ス配線640本の全長はそれぞれ約50mとなり2両配
線の全長は合計100mにも及ぶ。高密度に配置された
ハス配線を有する絵素電極基板に於いて、  100m
もの長さにわたって断線不良のないバス配線を作製する
ことは非常に困難であり、解決策が求められている。
本発明の目的は、バス配線の断線不良の問題を解消する
ことが可能な構造を備えた画像表示装置を提供すること
にある。
(課題を解決するための手段) 本発明の画像表示装置は、絵素電極がマトリクス状に配
列され、それぞれ一方向に列をなす走査線及び信号線が
縦横に配線されている画像表示装置であって、該走査線
及び信号線の列の一方の列の両端部のそれぞれに於いて
、該一方の列中の少なくとも一部の線と交差して、該一
部の線の上方に絶縁膜を介して形成された修正用上層配
線、及び該走査線及び信号線の列の一方の列と並行して
該絶縁膜の下方に形成され、該修正用上層配線と電気的
に接続された修正用下層配線を備えており。
そのことにより上記目的が達成される。
(作用) 前記走査線又は前記信号線のいずれかが断線している場
合において、該断線不良箇所を有する該走査線又は信号
線の両端と、絶縁膜を介して形成されている前記修正用
上層配線とを、電気的に接続することにより、該不良断
線を修正することができる。
(実施例) 本発明を実施例について以下に説明する。
第1図は1本発明の実施例であるアクティブマトリクス
液晶表示装置に用いられる絵素電極基板の平面図である
。5行×6列のマトリクス状に配列された絵素電極8の
各々には、スイッチング素子として、a−3iを用いた
TFT15が備えられている。この絵素電極基板には、
走査線として5本のゲートバス配線12a〜12eが、
信号線として6木のソースバス配線11a〜llfがそ
れぞれ備えられ、該ゲートバス配線12a〜12eと該
ソースバス配線11a〜llfとは、ゲート絶縁膜3を
介して互いに直交するように形成されている。第2図は
第1図の■−■線に沿った断面図である。ガラス基板l
上にメタル膜が形成された後、エツチングによってゲー
ト電極2及びゲートバス配線12a〜12eが形成され
る。このとき該ゲートバス配線128〜12eが形成さ
れると同時に、2本の修正用下層配線13−1 、13
−2も形成される。第1図に示すように、該修正用下層
配線13−1は、ゲートバス配線12eの外側に平行し
て、該修正用下層配線13−2は、ゲートバス配線12
aの外側に平行してそれぞれ形成される。次にプラズマ
CVD及びエツチングにより、ゲート絶縁膜3及びa−
5i半導体膜4が形成される。このときゲートバス配線
12a〜12eの両端部及び修正用下層配線13−1゜
13−2の両端部は、ゲート絶縁膜3の端より突出する
ようにされる(第1図及び第3図)。a−3i半導体膜
4は2ゲート絶縁膜3を介してゲート電極2に相対する
位置に形成される。また、ゲート絶縁膜3上には絵素電
極8も形成される。さらに、堆積、エツチングにより、
a−3i半導体膜4上に、リンドープn”−a−3i膜
5,5が形成され、それぞれのリンドープn”−a−3
i膜5上にはソース電極7又はドレイン電極6が形成さ
れる。このとき該ソース電極7に接続されるソースバス
配線11a〜llfも同時に形成され、該ソースハス配
線11a〜11[は、ゲート絶縁膜3上に該ゲート絶縁
膜3を介して、ゲートバス配線12a〜12e及び修正
用下層配線13−1 、13−2に直交するように形成
される。また、該ソースバス配線11a〜11fの両端
部は、ゲート絶縁膜3が形成されている部分の外に突出
して形成される(第1図)酸ドレイン電極6は絵素電極
8に接続するように形成される。
上述のようにして形成された絵素電極基板の上層に、さ
らに保護用絶縁膜9が全面に形成される。
該保護用絶縁膜9は、ゲート絶縁膜3に重なるようにし
て形成される。保護用絶縁膜9の上に、さらにメタル膜
のブラックストライプ10が形成される。このとき同時
に修正用上層配線14−1〜144が形成される。第1
図に示すように、修正用土層配線14−1.14−2は
ソースバス配線11aの外側に平行して、修正用上層配
線14−3.14−4はソースバス配線11fの外側に
平行してそれぞれ形成される。また、該修正用上層配線
14−1,143は、ゲートバス配線12d、12eと
交差し、その端部がゲートバス配線12c及び修正用下
層配線13−1と重なるようにして形成される。修正用
上層配線14−1.14−3の端部は直角に曲げられて
絶縁膜3.9の外で修正用下層配線13−1の端部上に
突出しており、修正用上層配線14−1 、14−2と
修正用下層配線13−1とはゲート絶縁膜3及び保護用
絶縁膜9の存在する部分の外で電気的に接続される(第
3図参照)。同様に、修正用上層配線14−2.14−
4は、ゲートバス配線12a、12bと交差し、ゲート
バス配線12c及び修正用下層配ki13−2と重なる
ように形成゛され、ゲート絶縁膜3及び保護用絶縁膜9
の端の外で修正用下層配線13−2と電気的に接続され
る。
このような修正用上層配線14−1−14−4及び修正
用下層配線13−1 、13−2を有する本実施例の断
線修正機能は1次のようにして実現される。
第1図のXで示された位置でゲートバス配線12bが断
線しているとする。この場合には第1図中のYl及びY
2のそれぞれの位置で、該ゲートバス配線12bの両端
部と、該修正用上層配線14−2゜14−4とを、レー
ザCVD、メタルボンディング等で電気的に接続するこ
とによって、ゲートバス配線12b、修正用上層配線1
4−2.修正用下層配線13−2.修正用上層配線14
−4 、及びゲートバス配線12bの回路を形成して、
断線部Xを修正することができる。
本実施例においては、2本の修正用下層配線13−1.
13−2及び4本の修正用上層配線14−1〜14−4
が第1図のように配されているので、異なるゲートバス
配線上で起こる2箇所の断線を修正できるが、さらに修
正用上層配線と修正用下層配線の数を増やせばより多く
の断線箇所を修正できることは言うまでもない。
上述の実施例に於いてはゲートバス配線12a〜12e
の断線修正機能の例を示したが1本発明によれば、ソー
スバス配線11a〜11[の断線修正機能をも実現でき
る。この場合には、2本の修正用下層配線、ソース電極
7.ドレイン電極6及びソースバス配線11a〜Ilf
が同時にゲート絶縁膜3の上に形成され、2本の該修正
用下層配線は、それぞれソースバス配線11a及び11
「の外側に平行して形成される。また4本の修正用上層
配線は、ブラックストライプ10が形成されると同時に
形成され、ゲートバス配線12a及び12eの外側にそ
れぞれ2本づつ縦列して平行に形成される。4本の該修
正用上層配線のうち、ゲートバス配線12a〜12eを
はさんで対向する一方の対の2本は、ソースバス配線1
1a〜llcと、他方の対の2本はlid〜11fと保
護用絶縁膜9を介して交差するように配される。ゲート
バス配線12a〜12eをはさんで対向する2対の該修
正用上層配線は、それぞれ近接する該修正用下層配線と
、ゲート絶縁膜3及び保護用絶縁膜9の端の外で電気的
に接続される。この場合には断線したソースバス配線と
それに対応した該修正用上層配線とを電気的に接続する
ことにより、ソースバス配線の修正機能を果たすことが
できる。
(発明の効果) 本発明の画像表示装置は、このように修正用上層配線及
び修正用下層配線を有しているので、走査線、信号線の
バス配線に断線が生じた場合にも5容易に修正ができ、
従来では困難であった大面積の画像表示装置を高い歩留
りで安定して提供することが可能となる。
4、 ゛の   なi′■ 第1図は本発明の一実施例に用いられる絵素電極基板の
平面図、第2図は第1図の■−■線に沿う断面図、第3
図は第1図のI−III線に沿う断面図、第4図は従来
のアクティブマトリクス表示装置に用いられる絵素電極
基板の一例を示す平面図第5図は第4図のIV−IVに
沿う断面図。
1・・・ガラス基板、2・・・ゲート電極、3・・・ゲ
ート絶縁膜、4・・・a−3j半導体、5・・・リンド
ープa−3i膜、6・・・ドレイン電極、7・・・ソー
ス電極。
8・・・絵素電極、9・・・保護用絶縁膜、 10・・
・ブラックストライブ、 11・・・ソースバス配線、
12・・・ゲートバス配線、13−1〜13−2・・・
修正用下層配線、14−1〜14−4・・・修正用上層
配線、15・・・TPT。
以上

Claims (1)

  1. 【特許請求の範囲】 1、絵素電極がマトリクス状に配列され、それぞれ一方
    向に列をなす走査線及び信号線が縦横に配線されている
    画像表示装置であって、 該走査線及び信号線の列の一方の列の両端部のそれぞれ
    に於いて、該一方の列中の少なくとも一部の線と交差し
    て、該一部の線の上方に絶縁膜を介して形成された修正
    用上層配線、及び 該走査線及び信号線の列の一方の列と並行して、該絶縁
    膜の下方に形成され、該修正用上層配線と電気的に接続
    された修正用下層配線 を備えた画像表示装置。
JP63225352A 1988-09-08 1988-09-08 画像表示装置 Pending JPH0273233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63225352A JPH0273233A (ja) 1988-09-08 1988-09-08 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63225352A JPH0273233A (ja) 1988-09-08 1988-09-08 画像表示装置

Publications (1)

Publication Number Publication Date
JPH0273233A true JPH0273233A (ja) 1990-03-13

Family

ID=16827993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63225352A Pending JPH0273233A (ja) 1988-09-08 1988-09-08 画像表示装置

Country Status (1)

Country Link
JP (1) JPH0273233A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
US6352911B1 (en) 1999-02-26 2002-03-05 Nec Corporation Thin-film transistor array and method for producing the same
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749984A (en) * 1980-09-10 1982-03-24 Tokyo Shibaura Electric Co Image display unit
JPS599634A (ja) * 1982-07-07 1984-01-19 Seiko Epson Corp 液晶表示装置
JPS60214382A (ja) * 1984-04-10 1985-10-26 シャープ株式会社 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749984A (en) * 1980-09-10 1982-03-24 Tokyo Shibaura Electric Co Image display unit
JPS599634A (ja) * 1982-07-07 1984-01-19 Seiko Epson Corp 液晶表示装置
JPS60214382A (ja) * 1984-04-10 1985-10-26 シャープ株式会社 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
US6476882B1 (en) 1996-07-11 2002-11-05 Nec Corporation Liquid-crystal display panel and repair method thereof
US6352911B1 (en) 1999-02-26 2002-03-05 Nec Corporation Thin-film transistor array and method for producing the same

Similar Documents

Publication Publication Date Title
JP4309811B2 (ja) インプレーンスイッチング方式液晶表示装置及びその製造方法
US5686977A (en) Liquid crystal display and a manufacturing method thereof
US6506617B1 (en) In-plane switching liquid crystal display array
CN100378547C (zh) 垂直排列模式的液晶显示装置
JPH11288007A (ja) 液晶表示装置及びその製造方法
JP2002311447A (ja) 液晶表示装置
JPH05150263A (ja) アクテイブマトリツクス型液晶表示素子
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR100414222B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
JPH01217423A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JP3167633B2 (ja) 液晶表示装置
JPS59165088A (ja) 薄膜トランジスタのマトリクス・アレイ
JPH0273233A (ja) 画像表示装置
JP2800958B2 (ja) アクティブマトリクス基板
JP2003158133A (ja) 薄膜トランジスタ装置及びその製造方法
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
US20030122984A1 (en) Liquid crystal display device and method for manufacturing the same
JP3202342B2 (ja) アレイ基板の製造方法
JPH06163891A (ja) 薄膜トランジスタ
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JP2568654B2 (ja) アクティブマトリクス基板
JPS6159389A (ja) アクテイブマトリツクス型表示装置用表示電極アレイの製造方法
JPS63246728A (ja) 液晶アクテイブマトリクスパネル
KR20040045113A (ko) 액정표시장치 및 그 제조 방법
JPH02204727A (ja) アクティブマトリクス基板