JP2003158133A - 薄膜トランジスタ装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 露光工程で位置ずれが発生してもＴＦＴのゲ
ート・ソース間の寄生容量の変動が少ない薄膜トランジ
スタ装置及びその製造方法を提供する。 【解決手段】 ゲート電極１１ｂは、内部に開口部を有
する矩形の形状に形成されている。ＴＦＴの動作層とな
るシリコン膜１３の上には、ゲート電極１１ｂとほぼ同
じ形状のチャネル保護膜が形成されている。そして、Ｔ
ＦＴのソース電極１５ｂは、その縁部がチャネル保護膜
の内側端部上に位置し、チャネル保護膜の開口部を介し
てシリコン膜１３の第１の領域（ソース領域）に電気的
に接続されている。また、ドレイン電極１５ｃは、その
一部がチャネル保護膜の外側端部上に位置し、シリコン
膜１３の第２の領域（ドレイン領域）に電気的に接続さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor：以下、ＴＦＴともいう）を有
する薄膜トランジスタ装置及びその製造方法に関し、特
に高精細且つ大画面の液晶表示パネル及び有機ＥＬ（El
ectro Luminescence）表示パネルに好適な薄膜トランジ
スタ装置及びその製造方法に関する。

【０００２】

【従来の技術】液晶表示パネルは、薄くて軽量であると
ともに低電圧で駆動できて消費電力が少ないという長所
があり、各種電子機器に広く使用されている。特に、画
素毎にＴＦＴ等のスイッチング素子が設けられたアクテ
ィブマトリクス方式の液晶表示パネルは、表示品質の点
でもＣＲＴ（Cathode-Ray Tube）に匹敵するほど優れて
いるため、テレビやパーソナルコンピュータ等のディス
プレイにも使用されている。

【０００３】一般的なＴＮ（Twisted Nematic ）型液晶
表示パネルは、２枚の透明ガラス基板の間に液晶を封入
した構造を有している。それらのガラス基板の相互に対
向する２つの面（対向面）のうち、一方の面側にはブラ
ックマトリクス、カラーフィルタ及びコモン電極等が形
成され、他方の面側にはＴＦＴ及び画素電極等が形成さ
れている。

【０００４】また、各ガラス基板の対向面と反対側の面
には、それぞれ偏光板が取り付けられている。これらの
２枚の偏光板は、例えば偏光板の偏光軸が互いに直交す
るように配置され、これによれば、電界をかけない状態
では光を透過し、電界を印加した状態では遮光するモー
ド、すなわちノーマリホワイトモードとなる。また、２
枚の偏光板の偏光軸が平行な場合には、電界をかけない
状態では光を遮断し、電界を印加した状態では透過する
モード、すなわちノーマリブラックモードとなる。以
下、ＴＦＴ及び画素電極が形成された基板をＴＦＴ基板
と呼び、カラーフィルタ及びコモン電極が形成された基
板をＣＦ基板と呼ぶ。

【０００５】図９は液晶表示パネルの構造を示す模式図
である。

【０００６】ＴＦＴ基板には、水平方向に延びる複数本
のゲートバスライン（スキャンバスライン）６１ａと、
垂直方向に延びる複数本のデータバスライン６５ａとが
形成されている。これらのゲートバスタイン６１ａ及び
データバスライン６５ａにより区画された領域がそれぞ
れ画素領域であり、各画素領域には、液晶セル５８と、
ＴＦＴ５７とが形成されている。ＴＦＴ５７のゲート電
極はゲートバスライン６１ａに接続され、ドレイン電極
はデータバスライン６５ａに接続され、ソース電極は液
晶セル５８に接続されている。なお、液晶セル５８は、
ＴＦＴ基板側の画素電極と、ＣＦ基板側のコモン電極
と、これらの画素電極及びコモン電極間の液晶とにより
構成される。また、実際には液晶セルに並列に蓄積容量
が形成されるが、ここでは図示を省略している。

【０００７】各ゲートバスライン６１ａはＴＦＴ基板の
一辺に沿って配列された複数のゲートバスライン端子５
５にそれぞれ接続され、各データバスライン６５ａはＴ
ＦＴ基板の他の一辺に沿って配列された複数のデータバ
スライン端子５６にそれぞれ接続されている。

【０００８】このように構成された液晶表示パネルにお
いて、各ゲートバスライン６５ａに表示電圧を供給した
状態で１行目のゲートバスライン６１ａにアクティブ信
号を供給すると、１行目のゲートバスライン６１ａに接
続されたＴＦＴ５７がオンになり、１行目の各液晶セル
５８に表示電圧が書き込まれる。これらの液晶セル５８
では書き込まれた表示電圧に応じて光の透過率が変化す
る。ゲートバスライン６１ａへのアクティブ信号の供給
を停止すると、ＴＦＴ５７がオフになって、液晶セル５
８には表示電圧が保持される。

【０００９】その後、各データバスライン６５ａに次の
表示電圧を供給し、２行目のゲートバスライン６１ａに
アクティブ信号を供給する。これにより、２行目のゲー
トバスライン６１ａに接続された各ＴＦＴ５７がオンに
なり、２行目の各液晶セル５８に表示電圧が書き込まれ
る。このようにして、１水平同期期間（Ｈsync）毎にデ
ータバスライン６５ａに供給する表示電圧を更新し、ゲ
ートバスライン６１ａに順番にアクティブ信号を供給す
ることによって、液晶表示パネルに画像が表示される。

【００１０】図１０は液晶表示パネルのＴＦＴ形成部を
拡大して示す平面図、図１１は図１０のＩ−Ｉ線による
断面図である。

【００１１】ガラス基板６０上にはゲートバスライン６
１ａが所定のパターンで形成されており、基板６０及び
ゲートバスライン６１ａの上には絶縁膜６２が形成され
ている。絶縁膜６２の所定の領域上には、ＴＦＴ５７の
動作層となるアモルファスシリコン膜６３が形成されて
いる。なお、この例では、ゲートバスライン６１ａの一
部がＴＦＴ５７のゲート電極として機能する。

【００１２】アモルファスシリコン膜６３の上には、絶
縁膜からなるチャネル保護膜６４が形成されている。ま
た、チャネル保護膜６４の両端部上及びアモルファスシ
リコン膜６３の上にはソース電極６５ｂ及びドレイン電
極６５ｃが形成されている。ドレイン電極６５ｃは、絶
縁膜６２上に所定のパターンで形成されたデータバスラ
イン６５ａに接続している。

【００１３】これらのデータバスライン６５ａ、ソース
電極６５ｂ及びドレイン電極６５ｃは保護膜６６に覆わ
れている。この保護膜６６にはソース電極６５ｂに到達
するコンタクトホール６６ａが形成されている。また、
保護膜６６の上にはＩＴＯ等の透明導電体からなる画素
電極６７が形成されており、この画素電極６７はコンタ
クトホール６６ａを介してＴＦＴ５７のソース電極６５
ｂに電気的に接続している。

【００１４】

【発明が解決しようとする課題】近年、テレビやパーソ
ナルコンピュータに使用する液晶表示パネルには、高精
細化及び大画面化が要求されている。液晶表示パネルの
製造工程中には多くの露光工程が存在するが、高精細且
つ大画面の液晶表示パネルを精度よく製造するために
は、ステッパー露光機を用いた分割露光が一般的に行わ
れている。

【００１５】しかしながら、分割露光では、ＴＦＴや配
線（データバスライン及びゲートバスライン）が分割の
境目で微小な位置ずれを生じ、これを完全になくすこと
は不可能である。この位置ずれのために、配線及びＴＦ
Ｔのもつ寄生容量が分割単位毎に異なり、液晶表示パネ
ルに表示むらが発生する原因となる。

【００１６】すなわち、ゲートバスライン６１ａに供給
される信号がアクティブから非アクティブになると、Ｔ
ＦＴ５７のゲート・ソース間の寄生容量Ｃgsを介して画
素セル５８からゲートバスライン６１ａに電荷が流れ、
画素セル５８に保持されている表示電圧が低下する。分
割単位毎に寄生容量Ｃgsが異なると、表示電圧の低下量
に差異が生じるため、表示むらが発生する。

【００１７】寄生容量Ｃgsはゲート電極（この例ではゲ
ートバスライン６１ａ）とソース電極６５ｂとの重なり
部分（図１２にハッチングで示す部分）の面積に関係す
る。従って、従来のＴＦＴでは、ソース電極６５ｂがゲ
ート電極（ゲートバスライン６１ａ）に対し水平方向に
ずれても寄生容量Ｃgsは変動しないが、垂直方向にずれ
た場合には寄生容量Ｃgsが大きく変動してしまう。

【００１８】本発明は、露光工程で位置ずれが発生して
もＴＦＴのゲート・ソース間の寄生容量の変動が少ない
薄膜トランジスタ装置及びその製造方法を提供すること
を目的とする。

【００１９】

【課題を解決するための手段】本発明の薄膜トランジス
タ装置は、基板と、前記基板上に形成された複数本のゲ
ートバスラインと、前記基板上に形成されて前記ゲート
バスラインに接続され、内部に開口部が設けられたゲー
ト電極と、前記基板上に形成されて前記ゲートバスライ
ン及び前記ゲート電極を覆う第１の絶縁膜と、前記第１
の絶縁膜の前記ゲート電極の上方の領域を含む領域上に
選択的に形成された半導体膜と、前記半導体膜上の前記
ゲート電極の上方の位置に前記ゲート電極に対応する形
状で形成された第２の絶縁膜と、前記第１の絶縁膜上に
形成されて前記ゲートバスラインと交差する複数本のデ
ータバスラインと、前記ゲート電極の開口部の上方に形
成され、縁部が前記第２の絶縁膜の内側端部上に配置さ
れ、前記半導体膜の第１の領域に電気的に接続したソー
ス電極と、前記ゲート電極の外側のエッジに沿って形成
され、一部が前記第２の絶縁膜の外側端部上に配置さ
れ、前記半導体膜の第２の領域及び前記データバスライ
ンに電気的に接続されたドレイン電極とを有することを
特徴とする。

【００２０】本発明の薄膜トランジスタ装置において
は、内部に開口部を有するゲート電極が形成されてい
る。また、半導体膜の上には、ゲート電極に対応する形
状で第２の絶縁膜（チャネル保護膜）が形成されてい
る。そして、ソース電極は、その一部が第２の絶縁膜の
内側端部上に配置され、且つ半導体膜の第１の領域（ソ
ース領域）に電気的に接続するように形成されており、
ドレイン電極は、その一部が第２の絶縁膜の外側端部上
に配置され、且つ半導体膜の第２の領域（ドレイン領
域）に電気的に接続するように形成されている。

【００２１】従って、ソース電極形成時にゲート電極に
対し位置ずれが発生しても、ソース電極がゲート電極の
開口部から外れない限りソース電極とゲート電極との重
なり部分の面積は変化しない。これにより、分割単位毎
の寄生容量Ｃgsの容量値が均一化され、表示むらの発生
が回避される。

【００２２】本発明の他の薄膜トランジスタ装置は、基
板と、前記基板上に形成された複数本のゲートバスライ
ンと、前記基板上に形成されて前記ゲートバスラインに
接続され、縁部から内部に向かう凹部が設けられたゲー
ト電極と、前記基板上に形成されて前記ゲートバスライ
ン及び前記ゲート電極を覆う第１の絶縁膜と、前記第１
の絶縁膜の前記ゲート電極の上方の領域を含む領域上に
選択的に形成された半導体膜と、前記半導体膜上の前記
ゲート電極の上方の位置に前記ゲート電極に対応する形
状で形成された第２の絶縁膜と、前記第１の絶縁膜上に
形成されて前記ゲートバスラインと交差する複数本のデ
ータバスラインと、前記ゲート電極の前記凹部の上方に
形成され、縁部が前記第２の絶縁膜の内側端部上に配置
され、前記半導体膜の第１の領域に電気的に接続したソ
ース電極と、前記ゲート電極の外側のエッジに沿って形
成され、一部が前記第２の絶縁膜の外側端部上に配置さ
れ、前記半導体膜の第２の領域及び前記データバスライ
ンに電気的に接続されたドレイン電極とを有することを
特徴とする。

【００２３】本発明の薄膜トランジスタ装置において
は、縁部から内部に向う凹部が設けられたゲート電極が
形成されている。また、半導体膜の上には、ゲート電極
に対応する形状で、第２の絶縁膜（チャネル保護膜）が
形成されている。そして、ソース電極は、その一部が第
２の絶縁膜の内側端部に配置され、且つ半導体膜の第１
の領域（ソース領域）に電気的に接続するように形成さ
れており、ドレイン電極は、その一部が第２の絶縁膜の
外側端部上に配置され、且つ半導体膜の第２の領域（ド
レイン領域）に電気的に接続するように形成されてい
る。

【００２４】従って、ソース電極がゲート電極に対し凹
部の幅方向に位置ずれしても、ソース電極がゲート電極
の凹部から外れない限りソース電極とゲート電極との重
なり部分の面積は変化しない。ソース電極がゲート電極
に対し凹部の長さ方向に位置ずれした場合は、ソース電
極とゲート電極との重なり部分の面積が変化するが、従
来に比べて変化量が少ないので、分割露光時の分割単位
毎の寄生容量Ｃgsのばらつきが抑制される。

【００２５】本発明の薄膜トランジスタの製造方法は、
基板上に第１の導電膜を形成する工程と、前記第１の導
電膜をパターニングしてゲートバスラインと、内部に開
口部を有し前記ゲートバスラインに接続したゲート電極
とを形成する工程と、前記基板の上側全面に第１の絶縁
膜を形成する工程と、前記第１の絶縁膜上の所定の領域
に半導体膜を形成する工程と、前記ゲート電極に対応す
る前記半導体膜の領域上に第２の絶縁膜を形成する工程
と、前記基板の上側全面に導電膜を形成し該導電膜をパ
ターニングして、前記第１の絶縁膜を介して前記ゲート
バスラインと交差するデータバスラインと、縁部が前記
第２の絶縁膜の内側端部の上に位置し、前記ゲート電極
の開口部に対応する部分が前記半導体膜の第１の領域に
電気的に接続したソース電極と、一部が前記第２の絶縁
膜の外側端部の上に位置し、前記半導体膜の第２の領域
及び前記データバスラインに電気的に接続したドレイン
電極とを形成する工程とを有することを特徴とする。

【００２６】本発明においては、ゲートバスラインの形
成と同時に、内部に開口部を有するゲート電極を形成す
る。そして、第１の絶縁膜（ゲート絶縁膜）及び半導体
膜を形成した後、ゲート電極に対応する半導体膜の領域
上に第２の絶縁膜（チャネル保護膜）を形成する。従っ
て、第２の絶縁膜は、ゲート電極と同様な開口部を有し
ている。

【００２７】その後、この第２の絶縁膜の開口部を介し
て半導体膜の第１の領域（ソース領域）に電気的に接続
するソース電極を形成する。この場合、ソース電極はゲ
ート電極の開口部よりも大きく形成し、ソース電極の一
部が第２の絶縁膜の内側端部の上に配置されるようにす
る。これにより、ソース電極の位置がゲート電極に対し
若干ずれても、ゲート電極とソース電極との重なり部分
の面積は変化せず、ＴＦＴの寄生容量Ｃgsを均一化する
ことができる。

【００２８】本発明の他の薄膜トランジスタの製造方法
は、基板上に第１の導電膜を形成する工程と、前記第１
の導電膜をパターニングしてゲートバスラインと、縁部
から内部に向かう凹部を有し前記ゲートバスラインに接
続したゲート電極とを形成する工程と、前記基板の上側
全面に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜上の所定の領域に半導体膜を形成する工程と、前記ゲ
ート電極に対応する前記半導体膜の領域上に第２の絶縁
膜を形成する工程と、前記基板の上側全面に導電膜を形
成し該導電膜をパターニングして、前記第１の絶縁膜を
介して前記ゲートバスラインと交差するデータバスライ
ンと、縁部が前記第２の絶縁膜の内側端部の上に位置
し、前記ゲート電極の凹部に対応する部分が前記半導体
膜の第１の領域に電気的に接続したソース電極と、一部
が前記第２の絶縁膜の外側端部の上に位置し、前記半導
体膜の第２の領域及び前記データバスラインに電気的に
接続したドレイン電極とを形成する工程とを有すること
を特徴とする。

【００２９】本発明においては、ゲートバスラインの形
成と同時に、縁部から内部に向う凹部を有するゲート電
極を形成する。そして、第１の絶縁膜（ゲート絶縁膜）
及び半導体膜を形成した後、ゲート電極に対応する半導
体膜の領域上に第２の絶縁膜（チャネル保護膜）を形成
する。従って、第２の絶縁膜は、ゲート電極と同様な凹
部を有している。

【００３０】その後、この第２の絶縁膜の凹部を介して
半導体膜の第１の領域（ソース領域）に電気的に接続す
るソース電極を形成する。この場合、ソース電極はゲー
ト電極の開口部よりも大きく形成し、ソース電極の一部
が第２の絶縁膜の内側端部の上に配置されるようにす
る。これにより、ソース電極の位置がゲート電極に対し
凹部の幅方向に若干ずれても、ゲート電極とソース電極
との重なり部分の面積は変化せず、ＴＦＴの寄生容量Ｃ
gsを均一化することができる。ソース電極の位置がゲー
ト電極に対し凹部の長さ方向にずれた場合は、ゲート電
極とソース電極との重なり部分の面積は変化するが、凹
部の幅を凹部の長さよりも小さく設定することにより、
重なり部分の面積の変化量が小さくなる。これにより、
分割露光時の分割単位毎の寄生容量Ｃgsのばらつきが抑
制される。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。

【００３２】（第１の実施の形態）図１は本発明の第１
の実施の形態の薄膜トランジスタ装置の構造を示す模式
図である。なお、本実施の形態は、本発明を液晶表示パ
ネルに適用した例を示している。

【００３３】ＴＦＴ基板上には、水平方向に延びる複数
本のゲートバスライン１１ａと、垂直方向に延びる複数
本のデータバスライン１５ａとが形成されている。これ
らのゲートバスライン１１ａ及びデータバスライン１５
ａにより区画された領域がそれぞれ画素領域であり、各
画素領域には、ＴＦＴ７と液晶セル８とが形成されてい
る。

【００３４】ＴＦＴ７のゲート電極はゲートバスライン
１１ａに接続され、ドレイン電極はデータバスライン１
５ａに接続され、ソース電極は液晶セル８に接続されて
いる。液晶セル８は、ＴＦＴ基板に形成された画素電極
と、ＣＦ基板に形成されたコモン電極と、これらの画素
電極及びコモン電極間の液晶とにより構成される。

【００３５】各ゲートバスライン１１ａはＴＦＴ基板の
一辺に沿って配列された複数のゲートバスライン端子５
にそれぞれ接続されており、各データバスライン１５ａ
はＴＦＴ基板の他の辺に沿って配列された複数のデータ
バスライン端子６にそれぞれ接続されている。

【００３６】図２は本実施の形態の液晶表示パネルのＴ
ＦＴ形成部を拡大して示す平面図、図３は図２のII−II
線による断面図である。

【００３７】ガラス基板１０上には、複数本のゲートバ
スライン１１ａと、ＴＦＴ７のゲート電極１１ｂとが形
成されている（図１中に二点鎖線で示す）。ゲート電極
１１ｂは内部（中央）に開口部を有する矩形状（リング
状）に形成されており、ゲートバスライン１１ａに接続
している。なお、ゲート電極１１ｂの一部はゲートバス
ライン１１ａの一部と一体化している。

【００３８】ガラス基板１０、ゲートバスライン１１ａ
及びゲート電極１１ｂの上には絶縁膜（ゲート絶縁膜）
１２が形成されている。この絶縁膜１２の上には、ＴＦ
Ｔ７の動作層となるアモルファスシリコン膜（又は、ポ
リシリコン膜：以下同じ）１３が形成されている。この
アモルファスシリコン膜１３の上には、ゲート電極１１
ｂと同じほぼ形状でチャネル保護膜１４が形成されてい
る。このチャネル保護膜１４は、シリコン窒化膜（Ｓｉ
Ｎx ）等の絶縁膜からなる。

【００３９】また、絶縁膜１２の上には、複数本のデー
タバスライン１５ａと、ＴＦＴ７のソース電極１５ｂ及
びドレイン電極１５ｃとが形成されている。ドレイン電
極１５ｃはゲート電極１１ｂの上側の辺及び下側の辺に
沿って２本形成されており、これらのゲート電極１１ｂ
はいずれもデータバスライン１５ａに接続している。ま
た、ソース電極１５ｂはゲート電極１１ｂの内部の開口
部に対応する部分に開口部よりも大きく形成され、画素
電極１７等の接続部まで延出している。

【００４０】これらのデータバスライン１５ａ、ソース
電極１５ｂ及びドレイン電極１５ｃの上にはシリコン窒
化膜等の絶縁膜からなる保護膜１６が形成されている。
この保護膜１６上にはＩＴＯ（Indium-Tin Oxide）等の
透明導電体からなる画素電極１７が形成されている。こ
の画素電極１７は保護膜１６に形成されたコンタクトホ
ール１６ａを介してＴＦＴ７のソース電極１５ｂに電気
的に接続されている。

【００４１】図４，図５は本実施の形態の液晶表示パネ
ルの製造方法を工程順に示す断面図である。

【００４２】まず、図４（ａ）に示すように、スパッタ
法により、ガラス基板１０上に例えばＡｌ（アルミニウ
ム）及びＴｉ（チタン）をそれぞれ１００ｎｍ及び５０
ｎｍの厚さに順次堆積して、導電膜２１を形成する。そ
の後、フォトレジストにより導電膜２１上に所定のパタ
ーン（ゲート電極１１ｂのパターン）のマスク２２を形
成する。

【００４３】次に、図４（ｂ）に示すように、ウェット
エッチングによりマスク２２に覆われていない部分の導
電膜２１を除去することで、ゲートバスライン１１ａ及
びゲート電極１１ｂを形成する。その後、マスク２２を
除去する。

【００４４】次に、図４（ｃ）に示すように、基板１０
の上側全面に、例えばＣＶＤ法によりシリコン窒化膜を
約３５０ｎｍの厚さに堆積して、絶縁膜１２を形成す
る。続けて、ＣＶＤ法により、絶縁膜１２上にＴＦＴ７
の動作層となるアモルファスシリコン膜１３を約３０ｎ
ｍの厚さに形成し、更にその上にチャネル保護膜となる
シリコン窒化膜２４を約１２０ｎｍの厚さに形成する。

【００４５】その後、シリコン窒化膜２４の上にフォト
レジストを塗布する。そして、基板１０の下側から露光
する背面露光工程及び現像処理工程を実施して、シリコ
ン窒化膜２４の上にゲート電極１１ｂとほぼ同一形状の
マスク２５を形成する。

【００４６】次に、図５（ａ）に示すように、ウェット
エッチングによりマスク２５に覆われていない部分のシ
リコン窒化膜２４を除去することで、内部に開口部を有
する矩形状（リング状）のチャネル保護膜１４を形成す
る。次いで、マスク２５を除去した後、チャネル保護膜
１４をマスクとしてアモルファスシリコン膜１３に不純
物を注入し、ソース領域及びドレイン領域を形成する。
その後、アモルファスシリコン膜１３の表面の自然酸化
膜を除去するために、希フッ酸で１０秒間程度のエッチ
ング処理を施す。

【００４７】次に、基板１０の上側全面に、オーミック
コンタクト層となる高濃度（ｎ⁺ ）アモルファスシリコ
ン膜を例えば３０ｎｍの厚さに形成し、更にＴｉ（２０
ｎｍ）／Ａｌ（７５ｎｍ）／Ｔｉ（２０ｎｍ）を連続的
に堆積させて、積層構造の導電膜２６を形成する。

【００４８】その後、導電膜２６の上にフォトレジスト
を塗布する。そして、ステッパー露光機を使用して分割
露光を行い、次に現像処理を施して、導電膜２６の上に
所定のパターン（データバスライン１５ａ、ソース電極
１５ｂ及びドレイン電極１５ｃのパターン）のマスク２
７を形成する。

【００４９】次に、図５（ｂ）に示すように、プラズマ
エッチング法により、マスク２７に覆われていない部分
の導電膜２６及びアモルファスシリコン膜１３を除去す
ることにより、データバスライン１５ａ、ソース電極１
５ｂ及びドレイン電極１５ｃを形成するとともに、アモ
ルファスシリコン膜１３を所定の形状とする。

【００５０】次に、図５（ｃ）に示すように、プラズマ
ＣＶＤ法により、基板１０の上側全面にシリコン窒化物
を約３３０ｎｍの厚さに堆積させて、保護膜１６を形成
する。

【００５１】次いで、フォトレジストにより、保護膜１
６の上にコンタクトホール形成用の開口部を有するマス
ク（図示せず）を形成する。そして、プラズマエッチン
グ法により保護膜１６をエッチングし、ソース電極１５
ｂに到達するコンタクトホール１６ａを形成する。その
後、マスクを除去する。

【００５２】その後、スパッタ法により、基板１０の上
側全面にＩＴＯ膜を約７０ｎｍの厚さに形成し、このＩ
ＴＯ膜の上にフォトレジストからなる所定のパターン
（画素電極１７のパターン）のマスク（図示せず）を形
成する。そして、ウェットエッチング法によりマスクに
覆われていない部分のＩＴＯ膜を除去して、画素電極１
７を形成する。このようにしてＴＦＴ基板が完成する。

【００５３】このＴＦＴ基板に、カラーフィルタ、ブラ
ックマトリクス及びコモン電極等が形成されたＣＦ基板
を対向させて配置し、両者の間に液晶を封入する。この
ようにして、本実施の形態の液晶表示パネルが完成す
る。

【００５４】図６は、ＴＦＴ７の各部の寸法を示す平面
図である。ゲート電極１１ｂの内部の開口部の大きさは
４×４μｍであり、ゲート電極１１ｂの開口部に対応す
る部分のソース電極１５ｂの大きさは８×８μｍであ
る。なお、分割露光時におけるステッパー露光機の位置
合わせ精度（位置ずれの最大値）は１μｍ以下である。
従って、ソース電極１５ｂの大きさが６×６μｍ以上で
あれば、位置ずれによるゲート電極１１ｂとソース電極
１５ｂとの重なり量の変動を回避することができる。

【００５５】本実施の形態においては、ゲート電極１１
ｂを内部に開口部を有する矩形状（リング状）とし、ソ
ース電極１５ｂをゲート電極１１ｂの開口部に対応する
位置に開口部よりも大きく形成する。従って、分割露光
時にソース電極１５ｂがゲート電極１１ｂに対し水平方
向又は垂直方向に位置ずれしても、ゲート電極１１ｂと
ソース電極１５ｂとの重なり量（面積）は変化しない。
例えば、図２において、ソース電極１５ｂがゲート電極
１１ｂに対し紙面上側にずれた場合、ソース電極１５ｂ
の下側（紙面下側）の容量は減少するが、その分、逆に
上側（紙面上側）の容量は増加し、結果として全体の容
量Ｃgsは一定となる。これにより、分割単位毎の寄生容
量Ｃgsの変動がなくなり、寄生容量Ｃgsの変動に起因す
る表示むらの発生が回避される。その結果、液晶表示パ
ネルの表示品質が向上する。

【００５６】また、本実施の形態の液晶表示パネルは、
ゲート電極１１ｂ、ソース電極１５ｂ及びドレイン電極
１５ｃ等の形状が従来と異なるものの、従来と同一の工
程で製造することが可能である。

【００５７】（第２の実施の形態）図７は本発明の第２
の実施の形態に係る液晶表示パネルのＴＦＴ形成部を示
す平面図である。なお、本実施の形態が第１の実施の形
態と異なる点はＴＦＴのゲート電極、ソース電極及びド
レイン電極等の形状が異なることにあり、その他の構成
は基本的に第１の実施の形態と同様であるので、同一物
には同一符号を付してその詳しい説明は省略する。ま
た、本実施の形態においても、図１を参照して説明す
る。

【００５８】ＴＦＴ７のゲート電極３１ｂは内部（中
央）に開口部を有する円形（リング形状）に形成されて
おり、ゲートバスライン１１ａと同一層に形成されてゲ
ートバスライン１１ａに接続している。ＴＦＴ７のソー
ス電極３５ｂは円形に形成され、ゲート電極３１ｂの内
部の開口部に対応する位置に配置されている。また、こ
のソース電極３５ｂは画素電極１７との接続部まで延出
し、コンタクトホール１６ａを介して画素電極１７に電
気的に接続されている。

【００５９】ＴＦＴ７のドレイン電極３５ｃは、ゲート
電極３１ｂの外周に沿って形成されている。これらのソ
ース電極３５ｂ及びドレイン電極３５ｃは、いずれもデ
ータバスライン１５ａと同一層に形成され、ドレイン電
極３５ｃはデータバスライン１５ｂに接続している。

【００６０】なお、チャネル保護膜はゲート電極３１ｂ
と同じ形状に形成されており、ＴＦＴの動作層となるシ
リコン膜は、ソース電極３５ｂ、ドレイン電極３５ｃ及
びチャネル保護膜の下方に形成されている。

【００６１】本実施の形態の液晶表示パネルは、基本的
に第１の実施の形態の液晶表示パネルと同様にして製造
することができる。但し、ゲート電極３１ｂ、ソース電
極３５ｂ及びドレイン電極３５ｃ等を形成するときのマ
スクの形状は異なる。

【００６２】本実施の形態においては、ゲート電極３１
ｂがリング状に形成されており、ソース電極３５ｂがゲ
ート電極３１ｂの中央開口部に対応する位置に開口部よ
りも大きい円形で形成されている。従って、第１の実施
の形態と同様に、露光時の位置ずれによりソース電極３
５ｂがゲート電極３１ｂに対し水平方向又は垂直方向に
ずれても、ゲート電極３１ｂとソース電極３５ｂとの重
なり量（面積）は変化しない。これにより、露光時の分
割単位毎の寄生容量Ｃgsの変動がなくなり、寄生容量Ｃ
gsの変動に起因する表示むらの発生が回避される。その
結果、液晶表示パネルの表示品質が向上する。

【００６３】また、本実施の形態の液晶表示パネルにお
いても、ゲート電極３１ｂ、ソース電極３５ｂ及びドレ
イン電極３５ｃ等の形状が従来と異なるものの、従来と
同一の工程で製造することが可能である。

【００６４】（第３の実施の形態）図８は本発明の第３
の実施の形態に係る液晶表示パネルのＴＦＴ形成部を示
す平面図である。なお、本実施の形態が第１の実施の形
態と異なる点はＴＦＴのゲート電極、ソース電極及びド
レイン電極等の形状が異なることにあり、その他の構成
は基本的に第１の実施の形態と同様であるので、同一物
には同一符号を付してその詳しい説明は省略する。ま
た、本実施の形態においても、図１を参照して説明す
る。

【００６５】本実施の形態においては、ＴＦＴ７のゲー
ト電極４１ｂに、右側の縁から内部（中央）に向う凹部
が設けられている。ゲート電極４１ｂの一部はゲートバ
スライン１１ａの一部と一体化している。また、ドレイ
ン電極４５ｃは、ゲート電極４１ｂの上側の辺と下側の
辺とに沿って２本形成されている。ソース電極４５ｂ
は、ゲート電極４１ｂの凹部に対応する位置に形成され
ている。

【００６６】ソース電極４５ｂは、分割露光時の位置ず
れを考慮して、ゲート電極４１ｂの凹部よりもステッパ
露光機の位置合わせ精度の２倍以上大きく形成すること
が好ましい。また、凹部の幅（データバスライン１５ａ
に平行な方向の長さ）は、凹部の長さ（ゲートバスライ
ン１１ａに平行な方向の長さ）よりも小さく設定するこ
とが好ましい。

【００６７】ゲート電極４１ｂはゲートバスライン１１
ａと同一層に形成されてゲートバスライン１１ａに接続
している。ソース電極４５ｂ及びドレイン電極４５ｃは
データバスライン１５ａと同一層に形成され、ドレイン
電極４５ｃはデータバスライン１５ａに接続している。
また、ソース電極４５ｂは画素電極１７との接続部まで
延出し、コンタクトホール１６ａを介して画素電極１７
と電気的に接続されている。

【００６８】本実施の形態の液晶表示パネルも、基本的
に第１の実施の形態の液晶表示パネルと同様にして製造
することができる。但し、ゲート電極４１ｂ、ソース電
極４５ｂ及びドレイン電極４５ｃ等の形成に使用するマ
スクの形状は異なる。

【００６９】本実施の形態においては、分割露光時にゲ
ート電極４１ｂに対しソース電極４５ｂが水平方向に位
置ずれしても、寄生容量Ｃgsの変動が回避される。

【００７０】また、本実施の形態においては、分割露光
時にゲート電極４１ｂに対しソース電極４５ｂが水平方
向に位置ずれした場合には寄生容量Ｃgsが変動してしま
うが、ゲート電極４１ｂとソース電極４５ｂとの重なり
部分の面積の変化量が従来に比べて小さいため、寄生容
量Ｃgsの変化量が小さく、従来に比べて寄生容量Ｃgsに
起因する表示品質の劣化が抑制される。

【００７１】更に、本実施の形態においては、第１の実
施の形態に比べてゲート電極４１ｂとソース電極４５ｂ
との重なり量（面積）が小さいので、寄生容量Ｃgsの値
が小さい。これにより、表示品質がより一層向上すると
いう効果が得られる。

【００７２】なお、上記第１〜第３の実施の形態はいず
れも本発明を液晶表示パネルに適用した例について説明
したが、これにより本発明の適用範囲が液晶表示パネル
に限定されるものではなく、本発明は有機ＥＬ表示パネ
ル及びその他ＴＦＴを用いた各種電子機器に適用するこ
とができる。

【００７３】（付記１）基板と、前記基板上に形成され
た複数本のゲートバスラインと、前記基板上に形成され
て前記ゲートバスラインに接続され、内部に開口部が設
けられたゲート電極と、前記基板上に形成されて前記ゲ
ートバスライン及び前記ゲート電極を覆う第１の絶縁膜
と、前記第１の絶縁膜の前記ゲート電極の上方の領域を
含む領域上に選択的に形成された半導体膜と、前記半導
体膜上の前記ゲート電極の上方の位置に前記ゲート電極
に対応する形状で形成された第２の絶縁膜と、前記第１
の絶縁膜上に形成されて前記ゲートバスラインと交差す
る複数本のデータバスラインと、前記ゲート電極の開口
部の上方に形成され、縁部が前記第２の絶縁膜の内側端
部上に配置され、前記半導体膜の第１の領域に電気的に
接続したソース電極と、前記ゲート電極の外側のエッジ
に沿って形成され、一部が前記第２の絶縁膜の外側端部
上に配置され、前記半導体膜の第２の領域及び前記デー
タバスラインに電気的に接続されたドレイン電極とを有
することを特徴とする薄膜トランジスタ装置。

【００７４】（付記２）前記ゲート電極の一部が前記ゲ
ートバスラインと一体化していることを特徴とする付記
１に記載の薄膜トランジスタ装置。

【００７５】（付記３）基板と、前記基板上に形成され
た複数本のゲートバスラインと、前記基板上に形成され
て前記ゲートバスラインに接続され、縁部から内部に向
かう凹部が設けられたゲート電極と、前記基板上に形成
されて前記ゲートバスライン及び前記ゲート電極を覆う
第１の絶縁膜と、前記第１の絶縁膜の前記ゲート電極の
上方の領域を含む領域上に選択的に形成された半導体膜
と、前記半導体膜上の前記ゲート電極の上方の位置に前
記ゲート電極に対応する形状で形成された第２の絶縁膜
と、前記第１の絶縁膜上に形成されて前記ゲートバスラ
インと交差する複数本のデータバスラインと、前記ゲー
ト電極の前記凹部の上方に形成され、縁部が前記第２の
絶縁膜の内側端部上に配置され、前記半導体膜の第１の
領域に電気的に接続したソース電極と、前記ゲート電極
の外側のエッジに沿って形成され、一部が前記第２の絶
縁膜の外側端部上に配置され、前記半導体膜の第２の領
域及び前記データバスラインに電気的に接続されたドレ
イン電極とを有することを特徴とする薄膜トランジスタ
装置。

【００７６】（付記４）前記ゲート電極の一部が前記ゲ
ートバスラインと一体化していることを特徴とする付記
３に記載の薄膜トランジスタ装置。

【００７７】（付記５）前記ゲート絶縁膜の前記凹部の
幅が、前記凹部の長さよりも小さいことを特徴とする付
記３に記載の薄膜トランジスタ装置。

【００７８】（付記６）基板上に第１の導電膜を形成す
る工程と、前記第１の導電膜をパターニングしてゲート
バスラインと、内部に開口部を有し前記ゲートバスライ
ンに接続したゲート電極とを形成する工程と、前記基板
の上側全面に第１の絶縁膜を形成する工程と、前記第１
の絶縁膜上の所定の領域に半導体膜を形成する工程と、
前記ゲート電極に対応する前記半導体膜の領域上に第２
の絶縁膜を形成する工程と、前記基板の上側全面に導電
膜を形成し該導電膜をパターニングして、前記第１の絶
縁膜を介して前記ゲートバスラインと交差するデータバ
スラインと、縁部が前記第２の絶縁膜の内側端部の上に
位置し、前記ゲート電極の開口部に対応する部分が前記
半導体膜の第１の領域に電気的に接続したソース電極
と、一部が前記第２の絶縁膜の外側端部の上に位置し、
前記半導体膜の第２の領域及び前記データバスラインに
電気的に接続したドレイン電極とを形成する工程とを有
することを特徴とする薄膜トランジスタ装置の製造方
法。

【００７９】（付記７）前記ゲートバスライン、前記デ
ータバスライン、前記ゲート電極、前記ソース電極及び
前記ドレイン電極をステッパー露光機を用いたフォトリ
ソグラフィ法により形成し、前記ゲート電極の開口部の
内側縁部と前記ソース電極の縁部との距離を前記ステッ
パー露光機の位置合わせ精度よりも大きく設定すること
を特徴とする付記６に記載の薄膜トランジスタ装置の製
造方法。

【００８０】（付記８）基板上に第１の導電膜を形成す
る工程と、前記第１の導電膜をパターニングしてゲート
バスラインと、縁部から内部に向かう凹部を有し前記ゲ
ートバスラインに接続したゲート電極とを形成する工程
と、前記基板の上側全面に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上の所定の領域に半導体膜を形成
する工程と、前記ゲート電極に対応する前記半導体膜の
領域上に第２の絶縁膜を形成する工程と、前記基板の上
側全面に導電膜を形成し該導電膜をパターニングして、
前記第１の絶縁膜を介して前記ゲートバスラインと交差
するデータバスラインと、縁部が前記第２の絶縁膜の内
側端部の上に位置し、前記ゲート電極の凹部に対応する
部分が前記半導体膜の第１の領域に電気的に接続したソ
ース電極と、一部が前記第２の絶縁膜の外側端部の上に
位置し、前記半導体膜の第２の領域及び前記データバス
ラインに電気的に接続したドレイン電極とを形成する工
程とを有することを特徴とする薄膜トランジスタ装置の
製造方法。

【００８１】（付記９）前記ゲートバスライン、前記デ
ータバスライン、前記ゲート電極、前記ソース電極及び
前記ドレイン電極をステッパー露光機を用いたフォトリ
ソグラフィ法により形成し、前記ゲート電極の凹部の内
側縁部と前記ソース電極の縁部との距離を前記ステッパ
ー露光機の位置合わせ精度よりも大きく設定することを
特徴とする付記８に記載の薄膜トランジスタ装置の製造
方法。

【００８２】（付記１０）前記凹部の幅を、前記凹部の
長さよりも小さく設定することを特徴とする付記８に記
載の薄膜トランジスタ装置の製造方法。

【００８３】

【発明の効果】以上説明したように、本発明によれば、
ソース電極を形成する際にゲート電極に対し位置ずれが
発生しても、ゲート・ソース間の寄生容量Ｃgsの変化を
回避又は抑制することができる。これにより、ステッパ
ー露光機を使用して液晶表示パネルや有機ＥＬ表示パネ
ル等の薄膜トランジスタ装置を形成する場合であって
も、分割単位毎の寄生容量Ｃgsの差が小さくなるので、
表示むらのない高品質の画像が得られる。

【図面の簡単な説明】

【図１】図１は本発明の第１の実施の形態の薄膜トラン
ジスタ装置（液晶表示パネル）の構造を示す模式図であ
る。

【図２】図２は第１の実施の形態の液晶表示パネルのＴ
ＦＴ形成部を拡大して示す平面図である。

【図３】図３は図２のII−II線による断面図である。

【図４】図４は第１の実施の形態の液晶表示パネルの製
造方法を工程順に示す断面図（その１）である。

【図５】図５は第１の実施の形態の液晶表示パネルの製
造方法を工程順に示す断面図（その２）である。

【図６】図６は第１の実施の形態の液晶表示パネルのＴ
ＦＴの各部の寸法を示す平面図である。

【図７】図７は本発明の第２の実施の形態に係る液晶表
示パネルのＴＦＴ形成部を示す平面図である。

【図８】図８は本発明の第３の実施の形態に係る液晶表
示パネルのＴＦＴ形成部を示す平面図である。

【図９】図９は従来の液晶表示パネルの構造を示す模式
図である。

【図１０】図１０は従来の液晶表示パネルのＴＦＴ形成
部を拡大して示す平面図である。

【図１１】図１１は図１０のＩ−Ｉ線による断面図であ
る。

【図１２】図１２はＴＦＴの寄生容量Ｃgsと関係するゲ
ート電極とソース電極との重なり部分を示す平面図であ
る。

【符号の説明】

７，５７…ＴＦＴ、 ８，５８…液晶セル、 １０，６０…基板、 １１ａ，６１ａ…ゲートバスライン、 １１ｂ，３１ｂ，４１ｂ…ゲート電極、 １２，６２…絶縁膜（ゲート絶縁膜）、 １３，６３…アモルファスシリコン膜、 １４，６４…チャネル保護膜、 １５ａ，６５ａ…データバスライン、 １５ｂ，３５ｂ，４５ｂ，６５ｂ…ソース電極、 １５ｃ，３５ｃ，４５ｃ，６５ｃ…ドレイン電極、 １６，６６…保護膜、 １６ａ，６６ａ…コンタクトホール、 １７，６７…画素電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｋ ６１６Ｓ (72)発明者 長瀬 洋二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H092 JA24 JB56 KA05 KA12 KB24 KB25 MA07 MA15 MA18 NA01 NA23 4M104 AA01 BB02 BB14 BB36 CC05 DD17 DD37 DD43 DD64 DD65 DD91 FF13 GG09 GG10 GG14 GG20 HH18 5C094 AA03 BA03 BA43 CA19 DA15 EA04 EA07 FB15 GB10 HA08 5F110 AA04 AA16 AA30 BB01 CC07 CC08 DD02 EE03 EE04 EE14 EE24 EE42 EE44 FF03 FF29 GG02 GG13 GG15 GG25 GG44 HK03 HK04 HK09 HK16 HK22 HK41 HL07 HL23 HM04 NN04 NN12 NN14 NN24 NN35 NN72 QQ09 QQ12 5G435 AA01 BB12 CC09 HH14 KK05 KK09

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板上に形成された複数本のゲートバスラインと、 前記基板上に形成されて前記ゲートバスラインに接続さ
   れ、内部に開口部が設けられたゲート電極と、 前記基板上に形成されて前記ゲートバスライン及び前記
   ゲート電極を覆う第１の絶縁膜と、 前記第１の絶縁膜の前記ゲート電極の上方の領域を含む
   領域上に選択的に形成された半導体膜と、 前記半導体膜上の前記ゲート電極の上方の位置に前記ゲ
   ート電極に対応する形状で形成された第２の絶縁膜と、 前記第１の絶縁膜上に形成されて前記ゲートバスライン
   と交差する複数本のデータバスラインと、 前記ゲート電極の開口部の上方に形成され、縁部が前記
   第２の絶縁膜の内側端部上に配置され、前記半導体膜の
   第１の領域に電気的に接続したソース電極と、 前記ゲート電極の外側のエッジに沿って形成され、一部
   が前記第２の絶縁膜の外側端部上に配置され、前記半導
   体膜の第２の領域及び前記データバスラインに電気的に
   接続されたドレイン電極とを有することを特徴とする薄
   膜トランジスタ装置。
2. 【請求項２】 基板と、 前記基板上に形成された複数本のゲートバスラインと、 前記基板上に形成されて前記ゲートバスラインに接続さ
   れ、縁部から内部に向かう凹部が設けられたゲート電極
   と、 前記基板上に形成されて前記ゲートバスライン及び前記
   ゲート電極を覆う第１の絶縁膜と、 前記第１の絶縁膜の前記ゲート電極の上方の領域を含む
   領域上に選択的に形成された半導体膜と、 前記半導体膜上の前記ゲート電極の上方の位置に前記ゲ
   ート電極に対応する形状で形成された第２の絶縁膜と、 前記第１の絶縁膜上に形成されて前記ゲートバスライン
   と交差する複数本のデータバスラインと、 前記ゲート電極の前記凹部の上方に形成され、縁部が前
   記第２の絶縁膜の内側端部上に配置され、前記半導体膜
   の第１の領域に電気的に接続したソース電極と、 前記ゲート電極の外側のエッジに沿って形成され、一部
   が前記第２の絶縁膜の外側端部上に配置され、前記半導
   体膜の第２の領域及び前記データバスラインに電気的に
   接続されたドレイン電極とを有することを特徴とする薄
   膜トランジスタ装置。
3. 【請求項３】 基板上に第１の導電膜を形成する工程
   と、 前記第１の導電膜をパターニングしてゲートバスライン
   と、内部に開口部を有し前記ゲートバスラインに接続し
   たゲート電極とを形成する工程と、 前記基板の上側全面に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上の所定の領域に半導体膜を形成する
   工程と、 前記ゲート電極に対応する前記半導体膜の領域上に第２
   の絶縁膜を形成する工程と、 前記基板の上側全面に導電膜を形成し該導電膜をパター
   ニングして、前記第１の絶縁膜を介して前記ゲートバス
   ラインと交差するデータバスラインと、縁部が前記第２
   の絶縁膜の内側端部の上に位置し、前記ゲート電極の開
   口部に対応する部分が前記半導体膜の第１の領域に電気
   的に接続したソース電極と、一部が前記第２の絶縁膜の
   外側端部の上に位置し、前記半導体膜の第２の領域及び
   前記データバスラインに電気的に接続したドレイン電極
   とを形成する工程とを有することを特徴とする薄膜トラ
   ンジスタ装置の製造方法。
4. 【請求項４】 基板上に第１の導電膜を形成する工程
   と、 前記第１の導電膜をパターニングしてゲートバスライン
   と、縁部から内部に向かう凹部を有し前記ゲートバスラ
   インに接続したゲート電極とを形成する工程と、 前記基板の上側全面に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上の所定の領域に半導体膜を形成する
   工程と、 前記ゲート電極に対応する前記半導体膜の領域上に第２
   の絶縁膜を形成する工程と、 前記基板の上側全面に導電膜を形成し該導電膜をパター
   ニングして、前記第１の絶縁膜を介して前記ゲートバス
   ラインと交差するデータバスラインと、縁部が前記第２
   の絶縁膜の内側端部の上に位置し、前記ゲート電極の凹
   部に対応する部分が前記半導体膜の第１の領域に電気的
   に接続したソース電極と、一部が前記第２の絶縁膜の外
   側端部の上に位置し、前記半導体膜の第２の領域及び前
   記データバスラインに電気的に接続したドレイン電極と
   を形成する工程とを有することを特徴とする薄膜トラン
   ジスタ装置の製造方法。