JPH0266940A - Application method for metallic wiring film of semiconductor device - Google Patents
Application method for metallic wiring film of semiconductor deviceInfo
- Publication number
- JPH0266940A JPH0266940A JP1171322A JP17132289A JPH0266940A JP H0266940 A JPH0266940 A JP H0266940A JP 1171322 A JP1171322 A JP 1171322A JP 17132289 A JP17132289 A JP 17132289A JP H0266940 A JPH0266940 A JP H0266940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal wiring
- silicide film
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、半導体装置の製造工程において段差が甚だし
いコンタクトホール（Ｃｏｎｔａｃｔ ｌ１ｏｌｅ）に
金属配線膜を形成させる時、コンタクトホールを大いに
低下させ、漏洩電流を防止することができる金属配線膜
の塗布方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention can greatly reduce the contact hole size and prevent leakage current when a metal wiring film is formed in a contact hole with a large step difference in the manufacturing process of a semiconductor device. The present invention relates to a method for coating a metal wiring film.
半導体素子が集積化されて行くことによって、コンタク
トホールの大きさが減少され、段差が深くなるので、微
細加工が要求される。しかしながら、従来の方法により
金属配線膜を形成させる場合には、第１図に示すように
、コンタクトホール内部にシリコン析出物６が発生し、
また、金属膜５によるスパイク７が発生するので、コン
タクト抵抗が増加するばかりでなく、漏洩電流が増加す
る。As semiconductor devices become more integrated, the size of contact holes becomes smaller and the steps become deeper, which requires microfabrication. However, when forming a metal wiring film using the conventional method, silicon precipitates 6 are generated inside the contact hole, as shown in FIG.
Further, since spikes 7 are generated due to the metal film 5, not only contact resistance increases but also leakage current increases.
一方、コンタクトホールにおけるシリコンの析出防止及
びスパイクの防止のためにメタル材（Ｂａｒｒｉｅｒ
Ｍｅｔａ ｌ）を使用する方法と、コンタクトホールに
おけるステ、プカバレ・ノジ（Ｓｔｅｐ Ｃｏｖｅｒａ
ｇｅ）を増加させるためにコンタクトホールを満たす工
程とが行われてきた。On the other hand, metal material (Barrier) is used to prevent silicon precipitation and spikes in contact holes.
Step Covera
ge) has been used to fill contact holes.
しかし、前者の場合は、シリコンの析出防止及びスパイ
クの防止効果は得ることができるが、金属配線膜のステ
ノプ力パレノジを改善することができないし、後者の場
合は、多結晶シリコン又はタングステン膜を用いてコン
タクトホールを満たす方法は、金属配線膜のステノプカ
バレソジは改善することができるが、コンタクトホール
の増加及びコンタクトの漏洩電流が増加することにより
、実際の半導体装置に適用する時、問題点があった。However, in the former case, although it is possible to obtain the effect of preventing silicon precipitation and spikes, it is not possible to improve the strength of the metal wiring film, and in the latter case, the polycrystalline silicon or tungsten film cannot be improved. This method of filling contact holes can improve the process of covering the metal wiring film, but when applied to actual semiconductor devices, it increases the number of contact holes and the contact leakage current. There was a problem.
即ち、第２図に示すように、コンタクトホールに選択的
な塗布方式により、タングステンｌｌｌＸ４を塗布する
場合、コンタクト境界面においてシリコンとタングステ
ンとの相互作用により蚕食現象領域８が現れ、また、コ
ンタクトホールの下部の不純物注入領域２でタングステ
ン原子のトンネリング（ｔｕｎｎｅｌｉｎｇ） 領域９
が現れ、漏洩１１流が急に増加するようになる。That is, as shown in FIG. 2, when tungsten 1llX4 is applied to the contact hole by a selective coating method, a silk erosion phenomenon region 8 appears at the contact interface due to the interaction between silicon and tungsten, and the contact hole Tunneling of tungsten atoms in impurity implantation region 2 below region 9
appears, and the leakage 11 flow suddenly increases.
本発明の目的は、半導体装置の製造工程において、コン
タクトホールに金属配線膜を塗布させる際、コンタクト
抵抗とコンタクトホールにおける漏洩電流とを大いに減
少させるために、コンタクトホールにシリサイド膜を形
成させた後、金属配線膜が塗布されることができる半導
体装置の金属配線膜の塗布方法を提供することにある。An object of the present invention is to significantly reduce contact resistance and leakage current in the contact hole when applying a metal wiring film to the contact hole in the manufacturing process of a semiconductor device, after forming a silicide film in the contact hole. Another object of the present invention is to provide a method for coating a metal wiring film for a semiconductor device, which can coat a metal wiring film.
本発明の特徴は、セルフ−アライン（Ｓｅｌｆ−Ａｌｔ
ｇｎ）方式によりコンタクトホールにシリサイド膜を形
成させる工程と、化学蒸着法によりタングステン膜をシ
リサイド膜の上に選択的に塗布させる工程とからなる。The feature of the present invention is that self-alignment (Self-Align)
gn) method to form a silicide film in the contact hole, and a step of selectively applying a tungsten film on the silicide film by chemical vapor deposition.
以下、本発明の実施例を添付図面に従って詳細に説明す
る。Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
第３図は、本発明によりコンタクトホールに金属配線膜
を形成する状態を示す断面図であり、シリコン基板１上
に不純物注入領域２を形成し、セルフ−アライン方式に
よって段差の甚だしいコンタクトホールを作った後、そ
の上にシリサイド膜１５を形成し、タングステン膜１６
を選択的に塗布した後、その上に金属配線膜１７が塗布
されることを示している。これを工程順に説明すると、
まず絶縁膜を塗布するため、第４図（Ａ）のようにシリ
コン基板１にイオン注入により不純物注入領域２を形成
した後′ｌＪＡ縁膜３を塗布する。この絶縁＃３は、化
学蒸着法による酸化膜又は不純物をドーピングした酸化
膜であり、厚さを１μｍにする。FIG. 3 is a cross-sectional view showing the state in which a metal wiring film is formed in a contact hole according to the present invention. An impurity implantation region 2 is formed on a silicon substrate 1, and a contact hole with a large step difference is created by a self-alignment method. After that, a silicide film 15 is formed thereon, and a tungsten film 16 is formed.
It is shown that after selectively coating the metal wiring film 17, the metal wiring film 17 is coated thereon. Explaining this step by step,
First, in order to apply an insulating film, as shown in FIG. 4(A), an impurity implantation region 2 is formed in a silicon substrate 1 by ion implantation, and then a 'lJA edge film 3 is applied. This insulation #3 is an oxide film formed by chemical vapor deposition or an oxide film doped with impurities, and has a thickness of 1 μm.
次に、コンタクトホールを形成するため、−船釣な写真
蝕刻工程により、第４図（Ｂ）のように、絶縁膜３をリ
アクティブイオンエツチング（ＲＩＥ）で乾式に蝕刻す
る。Next, in order to form a contact hole, the insulating film 3 is dry-etched by reactive ion etching (RIE) as shown in FIG. 4(B) using a photolithographic process.
このようにして、コンタクトホール２０を形成した後、
ｌＯＯ：１のＨＦ？８液に１分間浸し、洗浄工程を行い
、スパッター装置を用いてチタニウムＩ！１４を６００
Ａ程度に塗布し、第４図（Ｃ）のように形成する。After forming the contact hole 20 in this way,
lOO:1 HF? 8 solution for 1 minute, perform a cleaning process, and use a sputtering device to remove Titanium I! 14 to 600
It is coated to an extent of A and formed as shown in FIG. 4(C).
その後、熱処理装置により、１０秒間アルゴン雰囲気下
に９００℃で熱処理を行い、コンタクトホールの下部だ
けに第４図（Ｄ）のように、チタニウムシリサイド＠１
５を形成する。熱処理を行った後、湿式蝕刻方法により
チタニウム膜１４を蝕刻し、選択的な蝕刻工程により、
チタニウムシリサイド膜１５を第４図（Ｅ）のように形
成する。ここで使用する湿式蝕刻溶液は、ＮＨ４ＯＨ：
Ｈ２Ｏ□：Ｈ＝Ｏ＝１：１：５の比率の溶液であり、７
０℃で使用する。Thereafter, heat treatment was performed at 900°C in an argon atmosphere for 10 seconds using a heat treatment device, and titanium silicide@1 was applied only to the bottom of the contact hole as shown in FIG.
form 5. After the heat treatment, the titanium film 14 is etched using a wet etching method, and a selective etching process is performed to etch the titanium film 14.
A titanium silicide film 15 is formed as shown in FIG. 4(E). The wet etching solution used here is NH4OH:
H2O□:H=O=1:1:5 ratio solution, 7
Use at 0°C.
その後、第４図（Ｆ）のように、酸素プラズマ雰囲気下
にコンタクトホール２０及び絶縁膜３を乾式洗浄する。Thereafter, as shown in FIG. 4(F), the contact hole 20 and the insulating film 3 are dry cleaned in an oxygen plasma atmosphere.
乾式洗浄の後、化学蒸着法によりタングステン膜１６を
第４図（Ｇ）のよ、うに選択的に塗布する。この際、絶
縁膜３上にはタングステン膜１６は塗布されず、コンタ
クトホールのシリサイド膜１５上にだけタングステンが
塗布され、塗布温度は５５０℃であり、使用ガスはＷＦ
＊ ／Ｈ！ ＝ ２００／６０００３ＣＣＭ、圧力は４
Ｑ Ｑ ｍ Ｔｏｒｒである。After dry cleaning, a tungsten film 16 is selectively applied by chemical vapor deposition as shown in FIG. 4(G). At this time, the tungsten film 16 is not coated on the insulating film 3, but tungsten is coated only on the silicide film 15 of the contact hole, the coating temperature is 550°C, and the gas used is WF.
*/H! = 200/60003CCM, pressure is 4
Q Q m Torr.
そして、最終工程として、スパッター装置により、第４
図（Ｈ）のように金属配線膜１７をその上に塗布するこ
とにより完成し、斯くして、不純物が注入された領域の
コンタクトホールにシリコン析出物及びスパイク現象の
発生を防止することができる。Then, as a final step, a fourth
It is completed by coating a metal wiring film 17 thereon as shown in FIG. .
以上のように、本発明は、シリサイド膜の形成後に選択
的にタングステン膜を塗布することにより、コンタクト
ホールに選択的にタングステン膜を塗布する場合に発生
する蚕食現象及びトンネリング現象等を防止することが
でき、斯くして、次のような効果を期待することができ
る。As described above, the present invention prevents the erosion phenomenon and tunneling phenomenon that occur when selectively applying a tungsten film to a contact hole by selectively applying a tungsten film after forming a silicide film. In this way, the following effects can be expected.
（１１半導体装置の製造工程で段差が甚だしいコンタク
トホールを埋め立てることによって、金属配線膜のステ
ップカバレッジを向上させることができる。(11) The step coverage of the metal wiring film can be improved by filling in contact holes with significant step differences in the manufacturing process of semiconductor devices.
（２）不純物注入領域に形成したコンタクトホールで金
属配線膜のコンタクト抵抗を低下させると共に、漏洩電
流を著しく滅失させることができる。(2) The contact hole formed in the impurity implantation region can reduce the contact resistance of the metal wiring film and significantly eliminate leakage current.
（３） 多層配線工程により金属膜を塗布する場合、
優れた平坦化効果を得ることができる。(3) When applying a metal film using a multilayer wiring process,
An excellent flattening effect can be obtained.
第１図は、従来方法によりコンタクトホールに金属配線
膜を塗布する方法を示す断面図である。
第２図は、選択的な塗布方法により従来のコンタクトホ
ールに金属配線膜を塗布する方法を示す断面図である。
第３図は、本発明によりコンタクトホールに金属配線膜
を形成する方法を示す断面図である。
第４図（Ａ）〜（Ｈ）は、本発明によりコンタクトホー
ルに選択的に塗布する方法及び金属配線膜を形成する方
法を工程順に示す状態図である。
１・・・シリコン基板、
２・・・不純物注入領域、
３・・・絶縁膜、 ４・・
５・・・金属膜、 ６・・
７・・・スパイク、
８・・・蚕食現象領域、
９・・・トンネリング領域、
１４・・・チタニウム膜、
１５・・・チタニウムノリサイド膜、
１６・・・タングステン膜、
１７・・・金属膜、
２０・・・コンタクトホール。
タングステン膜、
・シリコン析出物、FIG. 1 is a cross-sectional view showing a method of applying a metal wiring film to a contact hole using a conventional method. FIG. 2 is a cross-sectional view showing a conventional method of applying a metal wiring film to a contact hole using a selective application method. FIG. 3 is a cross-sectional view showing a method of forming a metal wiring film in a contact hole according to the present invention. FIGS. 4A to 4H are state diagrams showing the method of selectively coating contact holes and the method of forming a metal wiring film according to the present invention in the order of steps. DESCRIPTION OF SYMBOLS 1...Silicon substrate, 2...Impurity implantation region, 3...Insulating film, 4...5...Metal film, 6...7...Spike, 8...Sericulture phenomenon area, 9 ... Tunneling region, 14... Titanium film, 15... Titanium noride film, 16... Tungsten film, 17... Metal film, 20... Contact hole. Tungsten film, ・Silicon precipitates,
Claims (4)
を塗布する方法において、コンタクトホールにシリサイ
ド膜（１５）を形成する工程と、化学蒸着法によりタン
グステン膜（１６）をシリサイド膜上に選択的に塗布す
る工程と、その上に金属配線膜（１７）を塗布する工程
と、からなる半導体装置の金属配線膜の塗布方法。(1) Metal wiring film (17) in contact hole (20)
The method includes the steps of forming a silicide film (15) in the contact hole, selectively applying a tungsten film (16) on the silicide film by chemical vapor deposition, and depositing a metal wiring film (17) on the tungsten film (16). ), a method for coating a metal wiring film for a semiconductor device.
る工程をセルフ−アライン方式によって行うことを特徴
とする請求項１に記載の半導体装置の金属配線膜の塗布
方法。(2) The method for coating a metal wiring film for a semiconductor device according to claim 1, wherein the step of forming a silicide film in the contact hole is performed by a self-alignment method.
る工程をリフト−オフ方式によって行うことを特徴とす
る請求項１に記載の半導体装置の金属配線膜の塗布方法
。(3) The method for coating a metal wiring film for a semiconductor device according to claim 1, wherein the step of forming a silicide film in the contact hole is performed by a lift-off method.
囲気下で熱処理して、形成されたシリサイド膜が窒化金
属膜とシリサイド膜との二重構造を有するようにしたこ
とを特徴とする請求項１に記載の半導体装置の金属配線
膜の塗布方法。(4) A claim characterized in that the step of forming the silicide film (15) is heat treated in a nitrogen atmosphere so that the formed silicide film has a double structure of a metal nitride film and a silicide film. Item 1. A method for coating a metal wiring film for a semiconductor device according to item 1.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880008602A KR920008842B1 (en) | 1988-07-11 | 1988-07-11 | Metal wiring film coating method of semiconductor device |
| KR88-8602 | 1988-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266940A true JPH0266940A (en) | 1990-03-07 |
Family
ID=19275980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171322A Pending JPH0266940A (en) | 1988-07-11 | 1989-07-04 | Application method for metallic wiring film of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0266940A (en) |
| KR (1) | KR920008842B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100844459B1 (en) * | 2006-07-24 | 2008-07-08 | 정연일 | Electric reel power supply for fishing rod |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216433A (en) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS6254470A (en) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS62145774A (en) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS63160328A (en) * | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1988
- 1988-07-11 KR KR1019880008602A patent/KR920008842B1/en not_active Expired
-
1989
- 1989-07-04 JP JP1171322A patent/JPH0266940A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216433A (en) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS6254470A (en) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS62145774A (en) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS63160328A (en) * | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008842B1 (en) | 1992-10-09 |
| KR900002448A (en) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (en) | Method for manufacturing semiconductor device | |
| JPH0736403B2 (en) | How to attach refractory metal | |
| JPH06326054A (en) | Formation method for tungsten plug for metal wiring | |
| KR0144737B1 (en) | Semiconductor device | |
| KR100259692B1 (en) | Manufacturing method of semiconductor device with buried contact structure | |
| JPS639925A (en) | Manufacture of semiconductor device | |
| JP2587335B2 (en) | Method for forming flat metal thin film | |
| JPH06283613A (en) | Method for forming metallic contact of semiconductor element | |
| JPH0266940A (en) | Application method for metallic wiring film of semiconductor device | |
| JPH04196122A (en) | Manufacturing method of semiconductor device | |
| JPH0325931A (en) | Forming method of wiring | |
| JP2871943B2 (en) | Method for manufacturing semiconductor device | |
| JP2864624B2 (en) | Contact embedded metal structure and method of manufacturing the same | |
| JP2660072B2 (en) | Contact formation method | |
| JPH0794448A (en) | Manufacture of semiconductor device | |
| JPS58116751A (en) | Manufacturing method of semiconductor device | |
| JP2692918B2 (en) | Method for manufacturing semiconductor device | |
| JP2543192B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS5951549A (en) | Manufacture of integrated circuit device | |
| JPS6347947A (en) | Manufacture of semiconductor device | |
| JPH0682641B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH05129227A (en) | Method for manufacturing semiconductor device | |
| JPH0629240A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11145078A (en) | Manufacture of semiconductor device | |
| JP3252582B2 (en) | Method for manufacturing semiconductor device |