JPH0260125A - semiconductor equipment - Google Patents
semiconductor equipmentInfo
- Publication number
- JPH0260125A JPH0260125A JP21044788A JP21044788A JPH0260125A JP H0260125 A JPH0260125 A JP H0260125A JP 21044788 A JP21044788 A JP 21044788A JP 21044788 A JP21044788 A JP 21044788A JP H0260125 A JPH0260125 A JP H0260125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick
- face
- ohmic electrode
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 abstract description 18
- 238000010438 heat treatment Methods 0.000 abstract description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052733 gallium Inorganic materials 0.000 abstract description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 6
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052759 nickel Inorganic materials 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract 2
- 229910052785 arsenic Inorganic materials 0.000 abstract 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract 1
- 239000011259 mixed solution Substances 0.000 abstract 1
- 238000005275 alloying Methods 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- MBGCACIOPCILDG-UHFFFAOYSA-N [Ni].[Ge].[Au] Chemical compound [Ni].[Ge].[Au] MBGCACIOPCILDG-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
接触抵抗が小さくされたオーミック電極を有する半導体
装置に関し、
継続的熱処理によって変化しない高導通性のオーミック
電極を有する半導体装置を提供することを目的とし、
面方位依存性を有する異方性エッチャントを使用してエ
ツチングされて、(111)面が露出して表面が波形状
とされている半導体層上に形成された金属層よりなるオ
ーミック電極を有するように構成される。[Detailed Description of the Invention] [Summary] An object of the present invention is to provide a semiconductor device having an ohmic electrode with a reduced contact resistance and a highly conductive ohmic electrode that does not change due to continuous heat treatment. An ohmic electrode made of a metal layer formed on a semiconductor layer that is etched using an anisotropic etchant to expose the (111) plane and have a corrugated surface. be done.
本発明は、接触抵抗が小さ(されたオーミック電極を有
する半導体装置に関する。特に、化合物半導体よりなる
電界効果トランジスタのソース・ドレイン等と高い導通
性をもって導通される金属電極ををする半導体装置に関
する。The present invention relates to a semiconductor device having an ohmic electrode with low contact resistance. In particular, the present invention relates to a semiconductor device having a metal electrode that is highly conductive to the source, drain, etc. of a field effect transistor made of a compound semiconductor.
半導体層上に接触抵抗の小さいオーミック電極を形成す
る方法としては、半導体層表面に蒸着法等を使用して金
属層を形成して熱処理をなし、蒸着した金属と半導体と
を合金化する方法が広く使用されている。化合物半導体
層、例えばガリウムヒ素層にオーミック電・極を形成す
る場合の蒸着金属としては、一般に金ゲルマニウムとニ
ッケルと金とを順次積層した3層の金属層が使用される
。A method of forming an ohmic electrode with low contact resistance on a semiconductor layer is to form a metal layer on the surface of the semiconductor layer using a vapor deposition method, perform heat treatment, and alloy the vapor-deposited metal with the semiconductor. Widely used. When forming an ohmic electrode on a compound semiconductor layer, for example, a gallium arsenide layer, a three-layer metal layer in which gold germanium, nickel, and gold are sequentially laminated is generally used as a vapor-deposited metal.
この場合の合金化のメカニズムとしては、次のように推
論される。ガリウムヒ素結晶のガリウム空孔にゲルマニ
ウムがドナーとして入り、高キャリヤ密度のn°層を形
成する。一方、ニッケルは金とゲルマニウムと反応して
膜状のニッケル金ゲルマニウム合金を形成し、金ゲルマ
ニウムの結晶粒子が大きくなってオーミック接合面に出
現することを防ぐとともに、合金層が深(進行しないよ
うに作用する。その結果、合金層が高キャリヤ密度のn
°層を介してガリウムヒ素層と接合することになり、低
抵抗のオーミック電極が形成される。The mechanism of alloying in this case is inferred as follows. Germanium enters the gallium vacancies of the gallium arsenide crystal as a donor, forming an n° layer with high carrier density. On the other hand, nickel reacts with gold and germanium to form a film-like nickel-gold-germanium alloy, which prevents the gold-germanium crystal grains from growing larger and appearing on the ohmic junction surface, and also prevents the alloy layer from growing deep (progressing). As a result, the alloy layer has a high carrier density n
It is connected to the gallium arsenide layer through the ° layer, forming a low-resistance ohmic electrode.
この他、オーミック接触抵抗を低減する方法として、合
金層と半導体層との接合面積を増加させたり、金属層と
半導体層との接合面端部をテーパ状に形成して電界集中
を防ぐ方法等がある。Other methods for reducing ohmic contact resistance include increasing the bonding area between the alloy layer and the semiconductor layer, and forming the edge of the bonding surface between the metal layer and the semiconductor layer into a tapered shape to prevent electric field concentration. There is.
接触抵抗が増大することがある。この高温工程による接
触抵抗の増大は、金属と半導体との合金化が高温工程に
よって深さ方向にさらに進行し、その結果、オーミック
接触に有効なn゛層が消滅してしまうためと考えられる
。半導体装置を製品化するまでのすべての熱処理工程が
オーミック接触に及ぼす効果を逆算し、最終的に最適な
オーミック接触がなされるように最初のオーミック電極
形成時の熱処理条件を選定すれば、理論上はよい筈であ
るが、現実的には実行困難である。Contact resistance may increase. The increase in contact resistance due to this high-temperature process is thought to be due to the fact that the alloying between the metal and the semiconductor further progresses in the depth direction due to the high-temperature process, and as a result, the n layer, which is effective for ohmic contact, disappears. Theoretically, if you back-calculate the effects of all heat treatment steps on ohmic contact before commercializing a semiconductor device and select the heat treatment conditions for the initial ohmic electrode formation so that the final ohmic contact is optimal, would be nice, but it is difficult to implement in reality.
本発明の目的は、この欠点を解消することにあり、継続
的熱処理によって変化しない高導通性のオーミック電極
を有する半導体装置を提供することにある。An object of the present invention is to eliminate this drawback, and to provide a semiconductor device having a highly conductive ohmic electrode that does not change due to continuous heat treatment.
ところで、低抵抗のオーミック電極を形成するための合
金化に最適な熱処理条件をもってオーミック接合がなさ
れたとしても、それ以後に実行される高温工程によって
オーミック接合が劣化し、〔課題を解決するための手段
〕
上記の目的は、面方位依存性を有する異方性エッチャン
トを使用してエツチングされて、(111)面が露出し
て表面が波形状とされている半導体層(1)上に形成さ
れた金属層(2)よりなるオーミンク電極を有する半導
体装置によって達成される。By the way, even if an ohmic bond is made using the optimal heat treatment conditions for alloying to form a low-resistance ohmic electrode, the ohmic bond will deteriorate due to the high temperature process that is carried out after that. Means] The above object is formed on a semiconductor layer (1) which is etched using an anisotropic etchant having plane orientation dependence to expose the (111) plane and have a corrugated surface. This is achieved by a semiconductor device having an ohmink electrode made of a metal layer (2).
金属層と半導体層との界面が平面である場合には、オー
ミック電極形成後の熱処理工程において、オーミック接
触抵抗が増大することが確認されている。これは、金属
層と半導体層との界面が平面である場合には、熱処理工
程による金属層と半導体層との深さ方向への合金化が進
行しやすいためと考えられる8合金化が深く進行すると
、金ガリウム共晶合金が、ガリウムの空孔にゲルマニウ
ムがドナーとして入って形成されているn″″層を消滅
し、また、ガリウムの空孔を発生してアクセプタとして
作用することによって接触抵抗を高めるためと考えられ
る。It has been confirmed that when the interface between the metal layer and the semiconductor layer is flat, the ohmic contact resistance increases in the heat treatment step after forming the ohmic electrode. This is thought to be due to the fact that when the interface between the metal layer and the semiconductor layer is flat, alloying in the depth direction between the metal layer and the semiconductor layer during the heat treatment process tends to progress.8 Alloying progresses deeply. Then, the gold-gallium eutectic alloy eliminates the n'' layer formed by germanium entering the gallium vacancies as a donor, and also generates gallium vacancies to act as acceptors, thereby increasing the contact resistance. This is thought to be to increase the
本発明の発明者は、半導体層の表面を均一な面方位を有
する波形状に形成し、その上に金属層を形成すれば、熱
処理工程による深さ方向への合金化が進行し難くなると
言う自然法則を見出し、これを巧みに応用して本発明を
実現した。半導体層の表面を均一な面方位を有する波形
状に形成することは、面方位依存性を有する異方性エッ
チヤントを使用してエツチングして、(111)面を露
出することによって達成される。深さ方向への合金化が
進行し難いと、継続的熱処理によってオーミック接触に
有効なn゛層が消滅することがなく、また、ガリウムの
空孔が発生してアクセプタとして作用することもなく、
したがってオーミ7り接触抵抗が増大しない、このこと
は、実験的にも確認されている。The inventor of the present invention says that if the surface of the semiconductor layer is formed into a wave shape with uniform surface orientation and a metal layer is formed on top of the surface, alloying in the depth direction during the heat treatment process will be difficult to proceed. He discovered the laws of nature and skillfully applied them to realize the present invention. Forming the surface of the semiconductor layer into a wave shape having a uniform plane orientation is achieved by etching using an anisotropic etchant having plane orientation dependence to expose the (111) plane. If alloying is difficult to proceed in the depth direction, the n layer, which is effective for ohmic contact, will not disappear due to continuous heat treatment, and gallium vacancies will not be generated and act as acceptors.
Therefore, the ohmic contact resistance does not increase, and this has been experimentally confirmed.
以下、図面を参照しつ一1本発明の一実施例を化合物半
導体よりなる電界効果トランジスタのソース・ドレイン
のオーミック電極形成工程をもって説明し、本発明の構
成をさらに明らかにする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, including a process for forming ohmic electrodes of the source and drain of a field effect transistor made of a compound semiconductor, to further clarify the structure of the present invention.
第2図、第3図参照 第3図は、第2図のA部の拡大図である。See Figures 2 and 3. FIG. 3 is an enlarged view of section A in FIG. 2.
半導体装置の要部が形成された例えばガリウムヒ素層l
上にレジスト層3を形成し、フォトリソグラフィー法を
使用してソース・ドレイン電極形成領域に開口4を形成
し、リン酸と過酸化水素水との混合液等の面依存性を有
する異方性エッチャントを使用してエツチングをなし、
ソース・ドレイン電極形成領域に(111)面が露出し
た深さ約100人の波形状の表面を形成する。For example, a gallium arsenide layer on which the main parts of a semiconductor device are formed
A resist layer 3 is formed thereon, and openings 4 are formed in the source/drain electrode formation regions using a photolithography method. Etching using etchant,
A wavy surface having a depth of about 100 mm with the (111) plane exposed is formed in the source/drain electrode formation region.
第1図参照
蒸着法を使用して、金ゲルマニウム層を約400大要に
形成し、次にニッケル層を約50大軍に形成し、次に金
層を約5.000人厚定形成し、リフトオフして金ゲル
マニウム/ニッケル/金よりなる3層の金属層2を形成
し、約450℃において約2分間熱処理をなして金ゲル
マニウム/ニッケル/金の3層の金属層2とガリウムヒ
素層lとの合金化をなし、オーミック電極を形成する。Using the deposition method shown in FIG. 1, a gold germanium layer is formed to a thickness of about 400 mm, then a nickel layer is formed to a thickness of approximately 50 mm, and then a gold layer is formed to a thickness of approximately 5,000 mm; A three-layer metal layer 2 of gold germanium/nickel/gold is formed by lift-off, and a heat treatment is performed at about 450° C. for about 2 minutes to form a three-layer metal layer 2 of gold germanium/nickel/gold and a gallium arsenide layer l. and forms an ohmic electrode.
以上説明せるとおり、本発明に係るオー穢フク電極を有
する半導体装置においては、面方位依存性を有する異方
性エッチャントを使用してエツチングされて、(111
)面が露出した波形状の表面を有する半導体層上に形成
された金属層よりなるオーミック電極を有しているので
、オーミック電極形成後の熱処理工程によって深さ方向
への合金化が進行し難く、したがって接触抵抗が増加す
ることがなく、高導通性が維持される。As explained above, in a semiconductor device having an opaque electrode according to the present invention, etching is performed using an anisotropic etchant having surface orientation dependence.
) Since it has an ohmic electrode made of a metal layer formed on a semiconductor layer with a corrugated surface with an exposed surface, alloying in the depth direction is difficult to progress during the heat treatment process after forming the ohmic electrode. Therefore, contact resistance does not increase and high conductivity is maintained.
第4図参照
効果確認のため、オーミック電極形成のための合金化工
程後に350℃に加熱保持した場合、オーミック接触抵
抗が経時的にどう変化するかを実験した。その結果を第
4図に示す、従来技術によるオーミック電極の場合(破
線をもって示す)には、接触抵抗が加熱60分後に約3
倍に増加しているのに対し、本発明によるオーミック電
極の場合(実線をもって示す)には、殆ど変化せず、合
金化後の継続灼熱処理によっても高導通性が維持される
ことが実証された。Refer to FIG. 4. To confirm the effect, an experiment was conducted to see how the ohmic contact resistance changes over time when heated and held at 350° C. after the alloying process for forming an ohmic electrode. The results are shown in Figure 4. In the case of the conventional ohmic electrode (indicated by the broken line), the contact resistance was approximately 3 after 60 minutes of heating.
On the other hand, in the case of the ohmic electrode according to the present invention (indicated by the solid line), there is almost no change, and it has been demonstrated that high conductivity is maintained even by continuous firing treatment after alloying. Ta.
第1図は、本発明の一実施例に係る電界効果トランジス
タのソース・ドレインのオーミック電極の構成図である
。
第2図は、オーミック電極の工程図である。
第3図は、第2図のA部の拡大図である。
第4図は、オーミック電極の接触抵抗の加熱時間に対す
る経時変化を示すグラフである。
工程図
第2図
1・・・半導体層、
2・・・金属層、
3・・・レジスト層、
4・・・開口。FIG. 1 is a configuration diagram of ohmic electrodes of the source and drain of a field effect transistor according to an embodiment of the present invention. FIG. 2 is a process diagram of the ohmic electrode. FIG. 3 is an enlarged view of section A in FIG. 2. FIG. 4 is a graph showing the change in contact resistance of the ohmic electrode with respect to heating time. Process diagram Fig. 2 1... Semiconductor layer, 2... Metal layer, 3... Resist layer, 4... Opening.
Claims (1)
エッチングされて、(111)面が露出して表面が波形
状とされている半導体層(1)上に形成された金属層(
2)よりなるオーミック電極を有する ことを特徴とする半導体装置。[Claims] Formed on a semiconductor layer (1) that is etched using an anisotropic etchant having plane orientation dependence to expose the (111) plane and have a corrugated surface. Metal layer (
2) A semiconductor device characterized by having an ohmic electrode comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63210447A JP2630440B2 (en) | 1988-08-26 | 1988-08-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63210447A JP2630440B2 (en) | 1988-08-26 | 1988-08-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0260125A true JPH0260125A (en) | 1990-02-28 |
JP2630440B2 JP2630440B2 (en) | 1997-07-16 |
Family
ID=16589483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63210447A Expired - Lifetime JP2630440B2 (en) | 1988-08-26 | 1988-08-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2630440B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129769A (en) * | 2009-12-18 | 2011-06-30 | Panasonic Corp | Nitride semiconductor device, and method of manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50127557A (en) * | 1974-01-21 | 1975-10-07 | ||
JPS594055A (en) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | Fabrication of semiconductor device |
JPS63124461A (en) * | 1986-11-12 | 1988-05-27 | Nec Corp | Semiconductor device |
-
1988
- 1988-08-26 JP JP63210447A patent/JP2630440B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50127557A (en) * | 1974-01-21 | 1975-10-07 | ||
JPS594055A (en) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | Fabrication of semiconductor device |
JPS63124461A (en) * | 1986-11-12 | 1988-05-27 | Nec Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129769A (en) * | 2009-12-18 | 2011-06-30 | Panasonic Corp | Nitride semiconductor device, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2630440B2 (en) | 1997-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2967743B2 (en) | Contact electrode of n-type gallium nitride based semiconductor and method of forming the same | |
KR0152370B1 (en) | Semiconductor device having wiring of laminated structure and manufacturing method | |
JPH03173442A (en) | Junction type fet and its manu- facture | |
JPH0260125A (en) | semiconductor equipment | |
JPS5910271A (en) | Semiconductor device | |
US4251621A (en) | Selective metal etching of two gold alloys on common surface for semiconductor contacts | |
JPH0322694B2 (en) | ||
JPS62122173A (en) | semiconductor equipment | |
JPS6352473A (en) | Compound semiconductor device | |
JPH01238144A (en) | Manufacture of semiconductor device | |
US3754321A (en) | Method of producing a silicon transistor device | |
JPS6077467A (en) | Method of manufacturing field effect transistor | |
JPS5892265A (en) | Manufacturing method of semiconductor device | |
JPS58108738A (en) | Manufacture of electrode for semiconductor device | |
JPS5925273A (en) | Semiconductor device and manufacture thereof | |
JPS609158A (en) | semiconductor equipment | |
JPS6222429A (en) | Manufacture of electrode for compound semiconductor device | |
JPS5963719A (en) | Semiconductor device | |
JPS62272571A (en) | Semiconductor device | |
CN116130346A (en) | Method for manufacturing a semiconductor device and semiconductor device | |
JPH0380542A (en) | Semiconductor integrated circuit device | |
JPH0226790B2 (en) | ||
JPH0377661B2 (en) | ||
JPS6118350B2 (en) | ||
JPS6154620A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |